Niagara2’s SOC design is optimized

Niagara2’s SOC design is optimized for performance/watt
and enables reduction of total power consumption and power
density at the chip and system level. Niagara2’s simplified
pipeline and reduced speculation in instruction execution reduces
wasted power. A Niagara2-based system is a lot more
power efficient as compared to, for example, a system with eight
single-core processors (on separate chips) each having their
own I/O (DRAM, networking, and PCI-Express) interfaces.
Such a system will have 8 times the I/O interfaces and hence
will consume a lot more power in those interfaces. Also, extra
power will be consumed in driving the off-chip multi-processor
coherency fabric. In comparison, for Niagara2 there are only
one set of I/O interfaces and the coherency between the eight
processor cores is handled on chip by the crossbar, which
consumes less than 1 W of power.

ผลลัพธ์ (ไทย) 1:

ออกแบบของ Niagara2 SOC เหมาะประสิทธิภาพ/วัตต์และช่วยลดการใช้พลังงานรวมและพลังงานความหนาแน่นในชิปและระบบ ภาษาของ Niagara2ลดขั้นตอนและลดการเก็งกำไรในการดำเนินการคำสั่งพลังงานสิ้นเปลือง ระบบที่ใช้ Niagara2 ได้มากขึ้นพลังงานที่มีประสิทธิภาพเมื่อเทียบกับ เช่น ระบบกับแปดตัวประมวลผลหลักเดียว (บนชิต่างหาก) แต่ของพวกเขาเป็นเจ้าของ I/O (DRAM เครือข่าย และ PCI Express) อินเทอร์เฟซระบบดังกล่าวจะมี 8 ครั้งอินเตอร์เฟส I/O และดังนั้นจะใช้พลังงานมากในอินเทอร์เฟซเหล่านั้น นอกจากนี้ เพิ่มเติมจะใช้พลังงานในการขับขี่การออกชิปประมวลผลหลายตัวผ้า coherency ในการเปรียบเทียบ Niagara2 มีเฉพาะชุดของอินเทอร์เฟซ I/O และ coherency ระหว่างแปดแกนประมวลผลจัดการบนชิพ โดยท่อนเหล็ก ซึ่งใช้น้อยกว่า 1 W พลังงาน

ผลลัพธ์ (ไทย) 2:

การออกแบบ SOC Niagara2 ของการเพิ่มประสิทธิภาพในการดำเนินงาน / วัตต์และช่วยลดการใช้พลังงานและการใช้พลังงานรวมความหนาแน่นในระดับชิปและระบบ ง่าย Niagara2 ของท่อและการเก็งกำไรลดลงในการดำเนินการเรียนการสอนจะช่วยลดการสูญเสียพลังงาน ระบบ Niagara2 ที่ใช้เป็นมากขึ้นพลังงานอย่างมีประสิทธิภาพเมื่อเทียบกับตัวอย่างเช่นระบบที่มีแปดตัวประมวลผลแบบSingle-Core (กับชิปที่แยกต่างหาก) แต่ละคนมีของพวกเขาเองI / O (DRAM เครือข่ายและ PCI-Express) อินเตอร์เฟซระบบดังกล่าวจะมีครั้งที่ 8 I / O อินเตอร์เฟซและด้วยเหตุนี้จะใช้จำนวนมากมีอำนาจมากขึ้นในการเชื่อมต่อเหล่านั้น นอกจากนี้ยังเสริมพลังจะถูกบริโภคในการผลักดันออกจากชิปประมวลผลแบบหลายผ้าเชื่อมโยงกัน ในการเปรียบเทียบสำหรับ Niagara2 มีเพียงหนึ่งชุดของI / O อินเตอร์เฟซและการเชื่อมโยงกันระหว่างแปดแกนประมวลผลจะถูกจัดการบนชิปโดยคานซึ่งสิ้นเปลืองน้อยกว่า1 วัตต์ของพลังงาน

ผลลัพธ์ (ไทย) 3:

niagara2 ของรายวิชา การออกแบบที่เหมาะสำหรับการทำงาน / วัตต์
และช่วยให้ลดการใช้พลังงานโดยรวมและความหนาแน่นพลังงาน
ที่ชิปและระดับระบบ niagara2 เป็นแบบท่อ และลดการเก็งกำไรตาม

การลดการสูญเสียพลังงาน เป็นระบบที่ใช้ niagara2 มากขึ้น
ประหยัดพลังงานเมื่อเทียบกับ ตัวอย่างเช่น ระบบ 8
หน่วยประมวลผลแกนเดียว ( บนชิปแยกแต่ละของพวกเขาเองมี
I / O ( DRAM , เครือข่ายและอินเตอร์เฟซ PCI Express ) .
ระบบดังกล่าวจะมีครั้งที่ 8 I / O ) และด้วยเหตุนี้
จะกินไฟมากขึ้นในการเชื่อมต่อนั้น นอกจากนี้ จะใช้พลังพิเศษ
ในการขับออกชิปมัลติโปรเซสเซอร์
รับสั่งผ้า ในการเปรียบเทียบ เพื่อ niagara2 มีเพียง
หนึ่งชุดของการเชื่อมต่อ I / O และรับสั่งระหว่างแปด
หน่วยประมวลผลแกนควบคุมบนชิปโดยคานประตูซึ่ง
สิ้นเปลืองน้อยกว่า 1 วัตต์ของพลังงาน