In this test, the application is ru

In this test, the application is run within BRAM, with the
only requests to Double Data Rate (DDR) memory being those issued for measuring
the read bandwidth, along with a few additional requests for the implementation of
the barriers.
Figure 8 presents the maximum system read bandwidth for the three system con-
figurations as the number of cores is increased from one to eight. Each system A, B,
and C has been labeled with the clock frequencies of the three levels in the system
(processors, arbiter, memory controller). For all three systems, memory bandwidth is
saturated between four and five cores and is stable after that point. From the difference
between systems B and C we can see that there is minimal impact in running
the arbiter in the same clock domain as the processors and at half the frequency of the
memory controller. While in all cases we note that bandwidth scales linearly with the
number of cores (up to the saturation point), for system C, the bandwidth also scales
with a one-to-one ratio and nearly so for system B. Therefore, in terms of bandwidth,
the largest factor in our system is the operating frequency of the memory controller.

ผลลัพธ์ (ไทย) 1:

ในการทดสอบนี้ แอพลิเคชันเรียกใช้แดรก มีการคำร้องขอหน่วยความจำคู่ข้อมูลราคา (DDR) เป็นผู้ออกให้วัดแบนด์วิดธ์อ่าน พร้อมกับร้องขอเพิ่มเติมบางอย่างสำหรับการดำเนินการอุปสรรครูปที่ 8 แสดงระบบสูงสุดอ่านแบนด์วิดท์สำหรับระบบสาม con-figurations เป็นจำนวนแกนจะเพิ่มขึ้นจากหนึ่งในแปด แต่ละระบบ A, Bและ C มีการติดป้าย ด้วยความถี่นาฬิกา 3 ระดับในระบบ(ตัวประมวลผล ตัดสิน ตัวควบคุมหน่วยความจำ) แบนด์วิธหน่วยความจำเป็นสำหรับระบบสามทั้งหมดอิ่มตัวระหว่างแกนที่สี่ และห้า และมีเสถียรภาพหลังจากจุดนั้น จากความแตกต่างระหว่างระบบ B และ C เราจะเห็นว่า มีผลกระทบน้อยที่สุดในการทำงานตัดสินในโดเมนเดียวกันนาฬิกา เป็นตัวประมวลผล และครึ่งความถี่ของการควบคุมหน่วยความจำ ในขณะที่ในทุกกรณี เราทราบที่แบนด์วิธเครื่องชั่งเชิงเส้นกับการจำนวนแกน (ถึงจุดอิ่มตัว), ระบบซี แบนด์วิดธ์จัดมาตราส่วนอัตราส่วนหนึ่งต่อหนึ่ง และเกือบดังนั้นสำหรับระบบข. ดังนั้น ในแง่ของแบนด์วิดธ์ปัจจัยใหญ่ที่สุดในระบบของเรามีความถี่ในการทำงานของตัวควบคุมหน่วยความจำ

ผลลัพธ์ (ไทย) 2:

ในการทดสอบนี้โปรแกรมเรียกใช้แบกับ
การร้องขอเท่านั้นที่จะสองเท่าของอัตราข้อมูล (DDR) หน่วยความจำเป็นที่ออกสำหรับการวัด
แบนด์วิดธ์ในการอ่านพร้อมกับร้องขอเพิ่มเติมบางประการสำหรับการดำเนินงานของ
อุปสรรค.
รูปที่ 8 นำเสนอสูงสุด ระบบอ่านแบนด์วิดธ์สำหรับสามระบบอย่างต่อ
figurations เป็นตัวเลขของแกนจะเพิ่มขึ้น 1-8 แต่ละระบบ A, B
และ C ได้รับการติดฉลากด้วยความถี่สัญญาณนาฬิกาของสามระดับในระบบ
(ประมวลผลตัดสินควบคุมหน่วยความจำ) สำหรับทั้งสามระบบแบนด์วิดธ์หน่วยความจำที่
อิ่มตัวระหว่างสี่และห้าแกนและมีเสถียรภาพหลังจากที่จุดนั้น จากความแตกต่าง
ระหว่างระบบ B และ C เราจะเห็นว่ามีผลกระทบน้อยที่สุดในการทำงาน
ของผู้ตัดสินในโดเมนนาฬิกาเช่นเดียวกับการประมวลผลและในครึ่งความถี่ของการ
ควบคุมหน่วยความจำ ในขณะที่ในทุกกรณีเราทราบว่าแบนด์วิดธ์เชิงเส้นตรงกับ
จำนวนของแกน (ถึงจุดอิ่มตัว) ระบบ C แบนด์วิดธ์ยังเครื่องชั่งน้ำหนัก
ที่มีอัตราส่วนหนึ่งต่อหนึ่งและเกือบดังนั้นสำหรับระบบบีดังนั้นในแง่ แบนด์วิดธ์
เป็นปัจจัยที่ใหญ่ที่สุดในระบบของเราเป็นความถี่ในการปฏิบัติการของตัวควบคุมหน่วยความจำ

ผลลัพธ์ (ไทย) 3:

ในการทดสอบนี้มีการเรียกในแบรม กับขอเพียงให้ข้อมูลอัตราสองเท่า ( DDR ) หน่วยความจำเป็นผู้ออกให้วัดอ่านแบนด์วิดธ์พร้อมกับการร้องขอสำหรับการไม่กี่เพิ่มเติมอุปสรรค .รูปที่ 8 แสดงสูงสุดระบบแบนด์วิดธ์อ่าน con สามระบบfigurations เป็นหมายเลขของแกนเพิ่มขึ้นจากหนึ่งถึงแปด แต่ละระบบ เอ บีและ C ที่ได้รับการติดฉลากกับนาฬิกาความถี่ของระดับสาม ในระบบ( ประมวลผล , ผู้ชี้ขาด , ควบคุมหน่วยความจำ ทั้งสามระบบ แบนด์วิดธ์ จำ เป็นไขมันอิ่มตัวระหว่างสี่และห้าแกนและมีเสถียรภาพ หลังจากจุดนั้น จากความแตกต่างระหว่างระบบ B และ C จะเห็นได้ว่ามีผลกระทบน้อยที่สุดในวิ่งผู้ชี้ขาดในโดเมนนาฬิกาเดียวกับโปรเซสเซอร์และที่ครึ่งหนึ่งของความถี่ของตัวควบคุมหน่วยความจำ ในขณะที่ทุกกรณี เราทราบว่าเครื่องชั่งน้ำหนักกับแบนด์วิดธ์จำนวนของแกน ( ถึงจุดอิ่มตัว เพราะระบบ C แบนด์วิดธ์ยังสมดุลด้วยอัตราส่วนหนึ่งต่อหนึ่ง และเกือบดังนั้นระบบ B . ดังนั้นในแง่ของแบนด์วิดธ์ปัจจัยที่ใหญ่ที่สุดในระบบของเราคือความถี่ของหน่วยความจำควบคุม