In the present work, the design of

In the present work, the design of an 8-bit data width Reduced Instruction Set Computer (RISC) processor is presented; it was developed with simplicity and implementation efficiency in mind. It has a complete instruction set, program and data memories, general purpose registers and a simple Arithmetical Logical Unit (ALU) for basic operations. It operates following a multi-cycle execution nature and is implemented on a Xilinx Spartan-3E FPGA.

ผลลัพธ์ (ไทย) 1:

งานนำเสนอ การออกแบบของตัวประมวลผลลดคำสั่งตั้งค่าคอมพิวเตอร์ (RISC) ความกว้าง 8 บิตข้อมูลการแสดง มันถูกพัฒนา มีประสิทธิภาพดำเนินงานและความเรียบง่ายในจิตใจ มีการสอนทำชุด โปรแกรม และข้อมูลความทรงจำ ทะเบียนวัตถุประสงค์ทั่วไป และแบบง่าย Arithmetical ตรรกะหน่วย (เที่ยว ALU) สำหรับการดำเนินงานพื้นฐาน มันทำงานตามลักษณะการดำเนินการหลายรอบ และใช้งานบนการ Xilinx มีนาคม-3E FPGA

ผลลัพธ์ (ไทย) 2:

ในการทำงานในปัจจุบัน, การออกแบบของ 8 บิตความกว้างของข้อมูลการเรียนการสอนลดตั้งคอมพิวเตอร์ (RISC) หน่วยประมวลผลที่นำเสนอ; ได้รับการพัฒนาด้วยความเรียบง่ายและการดำเนินการมีประสิทธิภาพในใจ มันมีชุดที่สมบูรณ์แบบการเรียนการสอน, โปรแกรมและข้อมูลความทรงจำที่ลงทะเบียนใช้งานทั่วไปและหน่วยตรรกะง่ายๆคณิตศาสตร์ (ALU) สำหรับการดำเนินงานขั้นพื้นฐาน จะดำเนินการดังต่อไปนี้ลักษณะการทำงานหลายรอบและมีการดำเนินการใน Xilinx Spartan-3E FPGA

ผลลัพธ์ (ไทย) 3:

ในงานปัจจุบัน การออกแบบที่มีความกว้าง 8 บิตข้อมูล RISC ( RISC ) หน่วยประมวลผลแสดง ; มันถูกพัฒนาให้มีความเรียบง่ายและมีประสิทธิภาพการดำเนินงานในจิตใจ มันมีชุดการสอนที่สมบูรณ์ โปรแกรมและข้อมูลความทรงจำ ทะเบียนวัตถุประสงค์ทั่วไป และวิคณิตศาสตร์ตรรกะ ( ALU ) สำหรับหน่วยปฏิบัติการพื้นฐานดําเนินงานตามวงจรธรรมชาติ และการใช้หลายวงจร spartan-3e บน FPGA