2. For the following JK trailing-ed

2. For the following JK trailing-edge triggered flip flop with an
active low clear, show the timing diagram for Q.
a. Assuming no CLR input.
b. With the CLR input shown.

ผลลัพธ์ (ไทย) 2:

2. ต่อไปนี้ JK ท้ายขอบเรียกปัดพลิกกับ
ต่ำชัดเจนปราดเปรียว, แผนภาพแสดงระยะเวลาสำหรับ Q.
สมมติว่าไม่มีการป้อนข้อมูล CLR.
B ด้วยการป้อนข้อมูลที่แสดง CLR

ผลลัพธ์ (ไทย) 3:

2 . สำหรับต่อไปนี้ JK ตามขอบเรียกปัดพลิกด้วยใช้งานน้อยชัดเจนแสดงแผนภาพจังหวะ Q1 . สมมติว่าไม่มี CLR ใส่บีกับ CLR ป้อนข้อมูลที่แสดง