proposed a pipeline architecturewhi

proposed a pipeline architecture
which is capable of producing one edge detected pixel for
every clock cycle with maximum clock frequency of 10
MHz. The architecture is operational for real time edge
detection application. Shen et al. [3] presented a software
implementation of Perwitt edge detection technique by using
convolution operation. The scheme is capable of performing
on compressed images and videos that can be used in variety
of image processing application for instance motion
estimation and comer detection. Pel-Yung [4] proposed the
systolic array architecture with scalable first in, first out
(FIFO) design to perform the effect of edge detection on five
images with different size. It is capable to produce 73.6
MHz frequency with video rate 280 fps. Abbasi et al [5]
proposed a real time architecture for Perwitt edge detection
by conducting pipelining technique. The architecture
executed faster than the software designed version by C or
C++ languages.

ผลลัพธ์ (ไทย) 1:

นำเสนอสถาปัตยกรรมของไปป์ไลน์ซึ่งมีความสามารถในการผลิตขอบหนึ่งพบพิกเซลสำหรับทุกวงจรนาฬิกา มีความถี่นาฬิกาสูงสุด 10MHz สถาปัตยกรรมเป็นการดำเนินงานในเวลาจริงขอบตรวจหาโปรแกรมประยุกต์ ซอฟต์แวร์นำเสนอ Shen et al. [3]ใช้เทคนิคการตรวจจับขอบ Perwitt โดยการดำเนินงาน convolution แผนงานมีความสามารถในการดำเนินการบีบอัดภาพและวิดีโอที่สามารถใช้ในหลากหลายรูปภาพประมวลผลแอพลิเคชันตัวอย่างเคลื่อนไหวตรวจประเมินและผู้มา Pel-ยูง [4] การนำเสนอสถาปัตยกรรม systolic เรย์กับปรับสเกลแรก ออกก่อนออก(ก่อน FIFO) เพื่อทำผลของการตรวจพบขอบ 5ภาพที่ มีขนาดแตกต่างกัน สามารถผลิต 73.6ความถี่ MHz ด้วยอัตรา 280 fps Abbasi et al [5]นำเสนอสถาปัตยกรรมเวลาจริงสำหรับการตรวจหาขอบ Perwittโดยดำเนินการเทคนิค pipelining สถาปัตยกรรมดำเนินการได้เร็วกว่ารุ่นซอฟต์แวร์ที่ออกแบบ โดย C หรือภาษา c ++

ผลลัพธ์ (ไทย) 3:

เสนอสถาปัตยกรรม
ท่อซึ่งมีความสามารถในการผลิตหนึ่งขอบพบพิกเซลสำหรับ
ทุกนาฬิการอบความถี่สัญญาณนาฬิกาสูงสุด 10
MHz สถาปัตยกรรมงานขอบ
โปรแกรมตรวจสอบเวลาจริง Shen et al . [ 3 ] เสนอซอฟต์แวร์
ใช้เทคนิคการตรวจจับขอบ perwitt โดยใช้
การขด . โครงการมีความสามารถในการแสดง
ในการบีบอัดภาพและวิดีโอที่สามารถใช้ในความหลากหลายของโปรแกรมประมวลผลภาพเพื่อประมาณค่า

ตัวอย่างและตรวจจับการเคลื่อนไหวผู้มา เพล ยุง [ 4 ] เสนอ
สถาปัตยกรรมเรย์ systolic กับระบบเข้าก่อนออกก่อน ( FIFO )
ออกแบบแสดงผลการตรวจจับขอบบนห้า
ภาพที่มีขนาดแตกต่างกัน มีความสามารถในการผลิต 1.5 MHz ความถี่อัตราวิดีโอ
280 fpsAbbasi et al [ 5 ]
เสนอเวลาจริงสถาปัตยกรรมสำหรับขอบ perwitt ตรวจจับ
โดยดำเนินการ pipelining ) สถาปัตยกรรม
ดำเนินการเร็วกว่าซอฟต์แวร์ที่ออกแบบโดย
C รุ่น C หรือภาษา