Even though 3D memory stacking can

Even though 3D memory stacking can help mitigate the memory bandwidth problem, when it comes to off-chip communication,the pin limitations, the energy cost of electrical signaling, and the non-scalability of chip-length global wires are still significant bandwidth impediments. Recent developments in silicon nanophotonica technology have the potential to meet the off-chip communication bandwidth requirements at acceptable power levels. With the heterogeneous integration capability that 3D technology offers, one can integrate optical die together with CMOS processor dies. For example, HP Labs proposed the Corona architecture [25], which is a 3D manycore architecture that uses nanophotonics communication for both inter-core communication and off-stack communication to memory or I/O devices. A photonic crossbar fully interconnects its 256 low-power multithreaded cores at 20 terabyte per second bandwidth, with much lower power consumption.

ผลลัพธ์ (ไทย) 1:

แม้ว่าหน่วยความจำซ้อน 3d สามารถช่วยบรรเทาปัญหาที่เกิดขึ้นแบนด์วิดธ์หน่วยความจำเมื่อมันมาถึงการสื่อสารออกชิปข้อ จำกัด พินค่าใช้จ่ายพลังงานของการส่งสัญญาณไฟฟ้าและขยายขีดความสามารถที่ไม่ใช่ของสายทั่วโลกชิปที่มีความยาวจะยังคงผลักดันให้แบนด์วิดธ์อย่างมีนัยสำคัญการพัฒนาล่าสุดในด้านเทคโนโลยีซิลิกอน nanophotonica มีศักยภาพในการตอบสนองความต้องการแบนด์วิดธ์การสื่อสารออกชิปที่ระดับพลังงานที่ได้รับการยอมรับ มีความสามารถในการบูรณาการที่แตกต่างกัน 3D เสนอเทคโนโลยีหนึ่งที่สามารถบูรณาการออปติคอตายพร้อมกับหน่วยประมวลผล CMOS ตาย เช่นห้องปฏิบัติการของเอชพีนำเสนอสถาปัตยกรรมโคโรนา [25]ซึ่งเป็นสถาปัตยกรรม manycore 3 มิติที่ใช้ในการติดต่อสื่อสาร Nanophotonics สำหรับทั้งการสื่อสารระหว่างแกนและการสื่อสารออกไปกองกับหน่วยความจำหรือ I / O อุปกรณ์ คานโทนิคอย่างเต็มที่ interconnects 256 พลังงานต่ำแกนแบบมัลติเธรดที่ 20 เทราไบต์ต่อแบนด์วิดธ์ที่สองด้วยการใช้พลังงานที่ต่ำกว่ามาก

ผลลัพธ์ (ไทย) 2:

แม้ว่า 3D จำซ้อนสามารถช่วยบรรเทาปัญหาแบนด์วิธหน่วยความจำ เมื่อมันมาถึงการสื่อสารออกจากชิพ จำกัดขา ต้นทุนพลังงานของสัญญาณไฟฟ้า และที่ไม่ใช่ขนาดของชิพความยาวสายสากลได้ impediments แบนด์ยังคงสำคัญ พัฒนาล่าสุดในเทคโนโลยี nanophotonica ซิลิคอนมีศักยภาพในการตอบสนองความต้องการแบนด์วิธออกชิสื่อสารที่ระดับพลังงานที่ยอมรับได้ มีความสามารถในการรวมบริการที่มีเทคโนโลยี 3D หนึ่งสามารถรวมออปติคอลตายกับตายตัวประมวลผล CMOS ตัวอย่าง HP Labs นำเสนอสถาปัตยกรรมโคโรน่า [25], ซึ่งเป็นสถาปัตยกรรมแบบ 3D manycore ที่ใช้สื่อสาร nanophotonics ปิดกองการสื่อสารไปยังหน่วยความจำหรืออุปกรณ์ I/O และติดต่อสื่อสารระหว่างหลัก ท่อนเหล็ก photonic อย่างเชื่อมโยงเป็น 256 พลังงานต่ำให้แกนที่ 20 เทราไบต์ต่อแบนด์วิดธ์ที่สอง มีพลังงานต่ำมาก

ผลลัพธ์ (ไทย) 3:

แม้ว่า 3 D หน่วยความจำจัดวางแบบซ้อนกันสามารถช่วยลดปัญหาแบนด์วิดธ์หน่วยความจำที่เมื่อเป็นการปิดการสื่อสาร - Chip Pin ข้อจำกัดที่ประหยัดค่าใช้จ่ายด้านพลังงานที่ส่งสัญญาณไฟฟ้าและไม่มีความสามารถในการปรับขนาดของสายไฟหลักชิป - ความยาวยังอุปสรรคแบนด์วิดธ์อย่างมีนัยสำคัญการพัฒนาล่าสุดในเทคโนโลยี nanophotonica ซิลิโคนมี ศักยภาพ ที่จะตอบสนองความต้องการการใช้งาน Bandwidth การสื่อสารนอกชิปที่ระดับพลังงานที่ยอมรับได้ พร้อมด้วยความสามารถในการผนวกรวมเทคโนโลยีจากผู้ผลิตหลายรายที่ 3 D จัดให้บริการหนึ่งจะสามารถผนวกรวมออปติคอลไดรฟ์ตายด้วยกันพร้อมด้วยโปรเซสเซอร์ CMOS ตาย ตัวอย่างเช่นเฉพาะรุ่น HP ห้องปฏิบัติการที่เสนอ: Corona particle charger สร้างประจุสถาปัตยกรรม[ 25 ]ซึ่งเป็น manycore 3 D เป็นสถาปัตยกรรมที่ใช้การสื่อสาร nanophotonics สำหรับการสื่อสารแบบกองและการสื่อสารระหว่าง - core ทั้งในอุปกรณ์หน่วยความจำหรือ I / O photonic ยื่นขึ้นมาอย่างเต็มที่นับว่าแกนหลัก 256 ใช้พลังงานต่ำแบบมัลติเธรด( multithreaded )ที่ 20 หนึ่งเทราไบต์ต่อแบนด์วิดธ์ที่สองพร้อมด้วยการใช้พลังงานต่ำกว่า