the STT-RAM L2 cache architecture p

the STT-RAM L2 cache architecture proposed in this paper, can improve IPC by more than 100% (16% on average) while reducing the average consumed power by 20% compared to a conventional L2 cache architecture with equal on-chip area.

ผลลัพธ์ (ไทย) 1:

สถาปัตยกรรมแค L2 STT RAM เสนอในเอกสารนี้ สามารถเพิ่ม IPC มากกว่า 100% (โดยเฉลี่ย 16%) ในขณะที่ลดการบริโภคพลังงานเฉลี่ย 20% เมื่อเทียบกับสถาปัตยกรรมแบบแคช L2 ธรรมดา มีพื้นที่เท่ากันบนชิ

ผลลัพธ์ (ไทย) 2:

สถาปัตยกรรมแคช STT-RAM L2 เสนอในบทความนี้สามารถปรับปรุง IPC โดยกว่า 100% (16% โดยเฉลี่ย) ในขณะที่ลดค่าเฉลี่ยของการบริโภคพลังงานลง 20% เมื่อเทียบกับสถาปัตยกรรมแคช L2 ธรรมดาที่มีพื้นที่บนชิปเท่ากัน

ผลลัพธ์ (ไทย) 3:

การ stt-ram L2 แคชสถาปัตยกรรมที่นำเสนอในงานวิจัยนี้ สามารถปรับปรุงเพิ่มสูงขึ้นมากกว่า 100% ( 16 % เฉลี่ย ) ในขณะที่ลดการใช้พลังงานโดยเฉลี่ย 20 % เมื่อเทียบกับปกติ L2 แคชบนสถาปัตยกรรมที่มีพื้นที่เท่ากัน