With 65 nm processor technology imp

With 65 nm processor technology implemented, chip integrates 100 million transistors on 275 mm2 die.

Processor performs 4 FLOP per cycle per core, and with 4.27 GHz delivers theoretical peak performance of 1.37 TFLOPS in single precision. Instructions set architecture consists of 16 instructions and Terascale Processor uses 96 bit VLIW. Each core runs own program and interconnection network transfers data and coordination instructions for execution of programs between cores via message passing.
Representative

ผลลัพธ์ (ไทย) 2:

65 นาโนเมตรด้วยเทคโนโลยีโปรเซสเซอร์ดำเนินชิปรวม 100 ล้านทรานซิสเตอร์ 275 mm2 ตาย. ประมวลผลดำเนินการ 4 FLOP ต่อรอบต่อคอและ 4.27 GHz มีประสิทธิภาพการทำงานสูงสุดทางทฤษฎีของ 1.37 TFLOPS ในความแม่นยำเดียว คำแนะนำในการตั้งสถาปัตยกรรมประกอบด้วย 16 คำสั่งและการประมวลผล terascale ใช้ VLIW 96 บิต แต่ละวิ่งหลักของโปรแกรมเองและถ่ายโอนข้อมูลเครือข่ายเชื่อมโยงโครงข่ายการประสานงานและคำแนะนำสำหรับการทำงานของโปรแกรมระหว่างแกนผ่านข้อความผ่าน. แทน

ผลลัพธ์ (ไทย) 3:

มี 65 nm Processor เทคโนโลยีการรวม 100 ล้านทรานซิสเตอร์บนชิป 275 แน่นตาย

4 หน่วยประมวลผลการปัดต่อรอบต่อหลักและ 4.27 GHz ให้ประสิทธิภาพสูงสุดทางทฤษฎีของ 1.37 tflops ในความโสด แนะนําชุดสถาปัตยกรรมประกอบด้วย 16 คําแนะนําและ terascale โปรเซสเซอร์ใช้ vliw 96 บิตแต่ละ core วิ่งโปรแกรมเองและเครือข่ายเชื่อมต่อโอนข้อมูลและการประสานงานให้คำแนะนำสำหรับการดำเนินการของโปรแกรมระหว่างแกนผ่านทางข้อความผ่าน .
ตัวแทน