I2C serial interfaceThe LSM9DS0 I2C

I2C serial interface
The LSM9DS0 I2C is a bus slave. The I2C is employed to write data into registers whose
content can also be read back.
The relevant I2C terminology is given in the table below.
There are two signals associated with the I2C bus: the serial clock line (SCL) and the serial
data line (SDA). The latter is a bidirectional line used for sending and receiving the data
to/from the interface. Both lines must be connected to Vdd_IO through external pull-up
resistors. When the bus is free, both lines are high.
The I2C interface is compliant with fast mode (400 kHz) I2C standards as well as with
normal mode.
I2C operation
The transaction on the bus is started through a START (ST) signal. A START condition is
defined as a HIGH to LOW transition on the data line while the SCL line is held HIGH. After
this has been transmitted by the master, the bus is considered busy. The next byte of data
transmitted after the start condition contains the address of the slave in the first 7 bits and
the eighth bit tells whether the master is receiving data from the slave or transmitting data to
the slave. When an address is sent, each device in the system compares the first seven bits
after a start condition with its own address. If they match, the device considers itself
addressed by the master.
Data transfer with acknowledge is mandatory. The transmitter must release the SDA line
during the acknowledge pulse. The receiver must then pull the data line LOW so that it
remains stable low during the HIGH period of the acknowledge clock pulse. A receiver
which has been addressed is obliged to generate an acknowledge after each byte of data
received.
The I2C embedded inside the LSM9DS0 behaves like a slave device and the following
protocol must be adhered to. After the start condition (ST) a slave address is sent, once a
slave acknowledge (SAK) has been returned, an 8-bit sub-address (SUB) will be
transmitted: the 7 LSb represents the actual register address while the MSB enables the
address auto increment. If the MSb of the SUB field is ‘1’, the SUB (register address) will be
automatically increased to allow multiple data read/writes.
Data are transmitted in byte format (DATA). Each data transfer contains 8 bits. The number
of bytes transferred per transfer is unlimited. Data is transferred with the Most Significant bit
(MSb) first. If a receiver can’t receive another complete byte of data until it has performed
some other function, it can hold the clock line, SCL LOW to force the transmitter into a wait
state. Data transfer only continues when the receiver is ready for another byte and releases
the data line. If a slave receiver doesn’t acknowledge the slave address (i.e. it is not able to
receive because it is performing some real-time function) the data line must be left HIGH by
the slave. The master can then abort the transfer. A LOW to HIGH transition on the SDA line
while the SCL line is HIGH is defined as a STOP condition. Each data transfer must be
terminated by the generation of a STOP (SP) condition.
In order to read multiple bytes, it is necessary to assert the most significant bit of the subaddress
field. In other words, SUB(7) must be equal to 1 while SUB(6-0) represents the
address of first register to be read.
In the presented communication format MAK is Master Acknowledge and NMAK is No
Master Acknowledge.
Default address:
The SDO/SA0 pins (SDO_XM/SA0_XM or SDO_G/SA0_G) can be used to modify the least
significant bit of the device address. If the SA0 pin is connected to the voltage supply, LSb is
‘1’ (ex. address 0011101b) else if SA0 pad is connected to ground, the LSb value is ‘0’ (ex.
address 0011110b).
The slave address is completed with a Read/Write bit. If the bit was ‘1’ (Read), a repeated
START (SR) condition will have to be issued after the two sub-address bytes; if the bit is ‘0’
(Write) the master will transmit to the slave with the direction unchanged. Table 15 and
Table 16 explain how the SAD+Read/Write bit pattern is composed, listing all the possible
configurations.
Linear acceleration and magnetic sensor address:

ผลลัพธ์ (ไทย) 1:

อินเทอร์เฟซอนุกรม I2Cทาสบัส LSM9DS0 I2C ได้ I2C การเป็นลูกจ้างในการเขียนข้อมูลลงไปการลงทะเบียนที่เนื้อหาสามารถยังสามารถอ่านคำศัพท์ที่เกี่ยวข้อง I2C ได้ในตารางด้านล่างมีสัญญาณทั้งสองที่เกี่ยวข้องกับบัส I2C: สายนาฬิกาประจำ (SCL) และหมายเลขประจำสินค้าข้อมูลบรรทัด (SDA) หลังเป็นแบบสองทิศทางเส้นใช้สำหรับส่ง และรับข้อมูลจากอินเทอร์เฟซ ทั้งสองบรรทัดต้องเชื่อมต่อกับ Vdd_IO ผ่าน pull-up ภายนอกresistors เมื่อรถเมล์ฟรี ทั้งสองบรรทัดจะสูงอินเทอร์เฟซ I2C เป็นไปตามมาตรฐาน I2C โหมด (400 kHz) เช่น เดียวกับโหมดปกติการดำเนินงาน I2Cเริ่มต้นธุรกรรมบนบัสผ่านสัญญาณเริ่ม (เซนต์) เงื่อนไขเริ่มต้นเป็นกำหนดสูงไปต่ำเปลี่ยนบรรทัดข้อมูลในขณะที่ SCL บรรทัดจะขึ้นสูง หลังจากนี้ได้ถูกส่ง โดยต้นแบบ รถถือว่าง ไบต์ถัดไปของข้อมูลส่งหลังจากเงื่อนไขเริ่มต้นประกอบด้วยอยู่ของทาสใน 7 บิตแรก และบิตแปดบอกว่า เป็นการรับข้อมูลจากทาส หรือส่งข้อมูลแบบทาส ส่งอยู่ แต่ละอุปกรณ์ในระบบเปรียบเทียบบิตเจ็ดครั้งแรกหลังจากเงื่อนไขการเริ่มต้นกับที่อยู่ของตนเอง ถ้าตรงกับ อุปกรณ์พิจารณาตัวเองได้รับการจัดการตามหลักการถ่ายโอนข้อมูล ด้วย acknowledge เป็นข้อบังคับ ตัวรับสัญญาณต้องปล่อยบรรทัด SDAในระหว่าง acknowledge ชีพจร รับแล้วต้องดึงข้อมูลบรรทัดต่ำนั้นมันยังคงมีเสถียรภาพต่ำช่วงสูงของพัลส์นาฬิกา acknowledge เครื่องรับซึ่งมีการส่งมีหน้าที่ต้องสร้างการ acknowledge หลังจากแต่ละไบต์ของข้อมูลได้รับการI2C ที่ฝังตัวอยู่ใน LSM9DS0 ทำงานเช่นอุปกรณ์ทาสและต่อไปนี้โพรโทคอลต้องสามารถปฏิบัติตาม หลังจากเริ่มต้นเงื่อนไข (ST) อยู่เป็นทาสส่ง ครั้งทาสยอมรับมีการส่งคืน (สัก) ที่อยู่ย่อย 8 บิต (ย่อย) จะส่ง: 7 LSb แทนลงทะเบียนจริงอยู่ขณะ MSB ช่วยให้การที่อยู่โดยอัตโนมัติเพิ่มขึ้น ถ้า MSb ของฟิลด์ย่อยเป็น '1' ย่อย (ทะเบียนอยู่) จะเพิ่มขึ้นโดยอัตโนมัติให้ข้อมูลหลายแบบอ่าน/เขียนมีส่งข้อมูลในรูปของไบต์ (ข้อมูล) การถ่ายโอนข้อมูลแต่ละประกอบด้วย 8 บิต หมายเลขไบต์ต่อโอนได้ไม่จำกัด ข้อมูลจะถูกโอนย้าย โดยบิตที่สำคัญ(MSb) แรก ถ้าเครื่องรับไม่สามารถรับข้อมูลอื่นสมบูรณ์ไบต์จนกว่าการบางอื่น ๆ ฟังก์ชัน สามารถเก็บเส้นตอก SCL ต่ำเพื่อบังคับให้เครื่องส่งสัญญาณในการรอรัฐ โอนย้ายข้อมูลเฉพาะต่อเมื่อผู้รับพร้อมสำหรับไบต์และรุ่นอื่นรายการข้อมูล ถ้าเครื่องรับทาสไม่ทราบอยู่ทาส (เช่นไม่สามารถได้รับ เพราะมันจะทำฟังก์ชันบางเวลาจริง) ต้องซ้ายบรรทัดข้อมูลสูงด้วยทาส หลักแล้วสามารถยกเลิกการโอนย้าย ต่ำไปสูงเปลี่ยนบรรทัด SDAในขณะ SCL บรรทัด สูงถูกกำหนดให้เป็นเงื่อนไขการหยุด ต้องการถ่ายโอนข้อมูลแต่ละยกเลิก โดยการสร้างเงื่อนไขการหยุด (SP)การอ่านหลายไบต์ จำเป็นต้องยืนยันรูปบิตสำคัญสุดของใส่ฟิลด์ ในคำอื่น ๆ SUB(7) ต้องเท่ากับ 1 ในขณะที่ SUB(6-0) แทนการที่อยู่ของทะเบียนแรกให้อ่านในการสื่อสารนำเสนอ รูปแบบหมาก Acknowledge หลัก และ NMAK ไม่มีหลักการยอมรับเริ่มต้นที่อยู่:หมุด SDO/SA0 (SDO_XM/SA0_XM หรือ SDO_G/SA0_G) สามารถใช้ในการปรับเปลี่ยนน้อยที่สุดบิตสำคัญของอุปกรณ์ที่อยู่ ถ้าจ่ายแรงดันไฟฟ้าเชื่อม SA0 pin, LSb จะ'1' (เช่นที่อยู่ 0011101b) เชื่อมต่อ SA0 แผ่นดินอื่น LSb ค่าเป็น '0' (อดีตที่อยู่ 0011110b)เสร็จอยู่ทาสทอ่าน/เขียน ถ้าบิต '1' (อ่าน), การซ้ำเงื่อนไขเริ่มต้น (SR) จะออกหลังจากที่สองของที่อยู่ย่อยไบต์ ถ้าบิตการเป็น '0'(เขียน) หลักจะส่งให้ทาสที่ มีทิศทางที่เปลี่ยนแปลง ตาราง 15 และตาราง 16 อธิบายว่า รูปแบบบิตซาด + อ่าน/เขียนจะประกอบด้วย แสดงรายการทั้งหมดได้ตั้งค่าคอนฟิกความเร่งเชิงเส้นและที่อยู่ของเซ็นเซอร์แม่เหล็ก:

ผลลัพธ์ (ไทย) 2:

อินเตอร์เฟซอนุกรม I2C
LSM9DS0 I2C เป็นทาสรถบัส I2C เป็นลูกจ้างในการเขียนข้อมูลลงในการลงทะเบียนที่มี
เนื้อหานอกจากนี้ยังสามารถอ่านกลับ
ศัพท์ I2C ที่เกี่ยวข้องจะได้รับในตารางด้านล่าง
มีสองสัญญาณที่เกี่ยวข้องกับบัส I2C คือ: สายนาฬิกาอนุกรม (SCL) และอนุกรม
สายข้อมูล (SDA) หลังเป็นเส้นแบบสองทิศทางที่ใช้ในการส่งและรับข้อมูล
ไปยัง / จากอินเตอร์เฟซ ทั้งสองเส้นจะต้องเชื่อมต่อผ่าน Vdd_IO ดึงขึ้นภายนอก
ตัวต้านทาน เมื่อรถบัสที่เป็นอิสระทั้งสองเส้นจะสูง
อินเตอร์เฟซ I2C เป็นไปตามโหมดที่รวดเร็ว (400 เฮิร์ทซ์) มาตรฐาน I2C เป็นอย่างดีเช่นเดียวกับ
โหมดปกติ
I2C ดำเนิน
การทำธุรกรรมบนรถบัสจะเริ่มต้นโดยการเริ่มต้น (ST) สัญญาณ เงื่อนไขเริ่มต้นถูก
กำหนดให้เป็นสูงในการเปลี่ยนแปลงต่ำในสายข้อมูลในขณะที่สาย SCL จะจัดขึ้นสูง หลังจาก
นี้ได้รับการส่งมาจากต้นแบบรถบัสถือว่ายุ่ง ไบต์ต่อไปของข้อมูลที่
ส่งหลังจากที่สภาพเริ่มต้นที่มีอยู่ของทาสใน 7 บิตแรกและ
แปดบอกว่าต้นแบบที่ได้รับข้อมูลจากทาสหรือส่งข้อมูลไปยัง
ทาส เมื่ออยู่ถูกส่งอุปกรณ์ในระบบแต่ละเปรียบเทียบเจ็ดบิตแรก
หลังจากที่เงื่อนไขเริ่มต้นที่มีที่อยู่ของตัวเอง ถ้าพวกเขาตรงกับอุปกรณ์ที่คิดว่าตัวเอง
แก้ไขโดยต้นแบบ
การถ่ายโอนข้อมูลที่มีการรับทราบมีผลบังคับใช้ เครื่องส่งสัญญาณต้องปล่อยสาย SDA
ในช่วงชีพจรรับทราบ รับแล้วจะต้องดึงต่ำสายข้อมูลเพื่อที่จะ
ยังคงมีเสถียรภาพในระดับต่ำในช่วงสูงของพัลส์นาฬิการับทราบ รับ
ซึ่งได้รับการแก้ไขมีหน้าที่ในการสร้างการรับทราบหลังจากไบต์ของข้อมูลแต่ละ
ที่ได้รับ
I2C ฝังอยู่ภายใน LSM9DS0 พฤติกรรมเช่นอุปกรณ์ทาสและต่อไปนี้
โปรโตคอลต้องปฏิบัติตาม หลังจากที่เงื่อนไขเริ่มต้น (ST) ที่อยู่ทาสจะถูกส่งเมื่อ
ทาสรับทราบ (SAK) ได้รับการกลับมา 8 บิตที่อยู่ย่อย (SUB) จะ
ส่ง: 7 LSB เป็นที่อยู่ลงทะเบียนที่เกิดขึ้นจริงในขณะที่ MSB ช่วยให้
ที่เพิ่มขึ้นรถยนต์ที่อยู่ หาก MSB ของสนาม SUB เป็น '1', SUB (ลงทะเบียนที่อยู่) จะ
เพิ่มขึ้นโดยอัตโนมัติเพื่อให้ข้อมูลหลายในการอ่าน / เขียน
ข้อมูลจะถูกส่งในรูปแบบไบต์ (Data) แต่ละคนมีการถ่ายโอนข้อมูล 8 บิต จำนวน
ของไบต์โอนต่อการถ่ายโอนไม่ จำกัด ข้อมูลจะถูกโอนด้วยบิตที่สำคัญที่สุด
(MSB) เป็นครั้งแรก ถ้าผู้รับไม่สามารถรับอีกไบต์สมบูรณ์ของข้อมูลจนกว่าจะได้ดำเนินการ
บางฟังก์ชั่นอื่น ๆ ก็สามารถเก็บสายนาฬิกา SCL ต่ำที่จะบังคับให้ส่งสัญญาณไปรอ
รัฐ การถ่ายโอนข้อมูลเพียงอย่างต่อเนื่องเมื่อได้รับพร้อมสำหรับการไบต์อื่นและออก
สายข้อมูล ถ้าผู้รับเป็นทาสไม่ได้รับทราบที่อยู่ทาส (คือมันไม่สามารถที่จะ
ได้รับเพราะมันมีประสิทธิภาพบางฟังก์ชั่นแบบ real-time) สายข้อมูลจะต้องถูกทิ้งไว้โดย HIGH
ทาส นายก็จะสามารถยกเลิกการถ่ายโอน ต่ำเป็น HIGH เปลี่ยนแปลงในบรรทัด SDA
ขณะที่สาย SCL สูงถูกกำหนดให้เป็นเงื่อนไขที่ทำให้หยุดชะงัก แต่ละการถ่ายโอนข้อมูลจะต้องมีการ
ยกเลิกโดยรุ่นของ STOP (SP) เงื่อนไข
ในการอ่านไบต์หลายมันเป็นสิ่งจำเป็นที่จะกล่าวอ้างบิตที่สำคัญที่สุดของ subaddress
สนาม ในคำอื่น ๆ SUB (7) จะต้องเท่ากับ 1 ในขณะที่ sub (6-0) หมายถึง
ที่อยู่ของการลงทะเบียนครั้งแรกที่จะอ่าน
ในรูปแบบการสื่อสารที่นำเสนอหมากเป็นปริญญาโทได้รับทราบและเป็น NMAK ไม่มี
ปริญญาโทรับทราบ
ที่อยู่เริ่มต้น:
ขา SDO / SA0 (SDO_XM / SA0_XM หรือ SDO_G / SA0_G) สามารถใช้ในการปรับเปลี่ยนอย่างน้อย
บิตที่มีนัยสำคัญของที่อยู่อุปกรณ์ ถ้าขา SA0 มีการเชื่อมต่อกับแหล่งจ่ายแรงดันไฟฟ้า, LSB เป็น
'1' (อดีต. อยู่ 0011101b) อื่นถ้า SA0 แผ่นเชื่อมต่อกับพื้นดิน LSB ค่าเป็น '0' (อดีต
0011110b ที่อยู่)
ที่อยู่ทาสเป็นที่เรียบร้อยแล้ว ด้วยการอ่าน / เขียนบิต ถ้าบิตเป็น '1' (อ่าน) ซ้ำ
เริ่มต้น (SR) เงื่อนไขจะต้องมีการออกหลังจากที่ทั้งสองไบต์ Sub-address; ถ้าบิตเป็น '0'
(เขียน) นายจะส่งให้ทาสกับทิศทางการเปลี่ยนแปลง ตารางที่ 15 และ
ตารางที่ 16 อธิบายถึงวิธีการรูปแบบ SAD / เขียนบิต + อ่านประกอบด้วยรายการทั้งหมดที่เป็นไปได้
การกำหนดค่า
การเร่งเชิงเส้นและเซ็นเซอร์แม่เหล็กที่อยู่:

ผลลัพธ์ (ไทย) 3:

i2c อินเตอร์เฟซอนุกรม
lsm9ds0 i2c เป็นรถบัสทาส การ i2c เป็นลูกจ้างเพื่อเขียนข้อมูลลงในทะเบียนที่
เนื้อหายังสามารถกลับมาอ่าน ศัพท์ที่เป็น i2c

ไว้ในตารางด้านล่าง มี 2 สัญญาณที่เกี่ยวข้องกับ i2c รถบัส : นาฬิกาสายอนุกรมและอนุกรม ( SCL )
ข้อมูลบรรทัด ( SDA ) หลังเป็นแบบสองสายที่ใช้สำหรับการส่งและรับข้อมูล
ถึง / จากอินเตอร์เฟซ ทั้งสองสายจะต้องเชื่อมต่อกับ vdd_io ผ่านตัวต้านทานดึง
ภายนอก เมื่อรถเมล์ฟรี ทั้งเส้น สูง i2c
อินเตอร์เฟซที่สอดคล้องกับโหมดรวดเร็ว ( 400 kHz ) i2c มาตรฐานเช่นเดียวกับ


โหมดปกติ i2c ปฏิบัติการธุรกรรมบนรถเมล์ก็เริ่มผ่านเริ่มต้น ( ST ) สัญญาณ เริ่มอาการ
กำหนดเป็นสูงต่ำบนข้อมูลเปลี่ยนสายในขณะที่สาย SCL จัดขึ้นสูง หลังจาก
นี่จะถูกส่งต่อโดยเจ้านาย รถถือว่ายุ่งมาก ไบต์ถัดไปข้อมูล
ส่งหลังจากเงื่อนไขเริ่มต้นมีที่อยู่ของทาสใน 7 บิตและบิตแรก
8 บอกว่าอาจารย์จะรับข้อมูลจากทาสหรือส่งข้อมูลไปยัง
ทาสเมื่อที่อยู่ส่ง อุปกรณ์แต่ละตัวในระบบเปรียบเทียบ
7 บิตแรกหลังจากเงื่อนไขเริ่มต้นที่มีที่อยู่ของตัวเอง ถ้าพวกเขาตรงกับอุปกรณ์ที่พิจารณาตัวเอง

addressed โดยหลัก การถ่ายโอนข้อมูลกับยอมรับเป็นข้อบังคับ ตัวส่งต้องปล่อยสาย SDA
ในระหว่างรับทราบชีพจร รับแล้วต้องดึงข้อมูลต่ำมาก มัน
ยังคงมีเสถียรภาพต่ำในช่วงสูงของยอมรับพัลส์นาฬิกา ตัวรับ
ซึ่งได้รับการ addressed เป็นหน้าที่ ที่ต้องสร้างการยอมรับหลังจากที่แต่ละไบต์ของข้อมูล

รับ i2c ฝังตัวอยู่ภายใน lsm9ds0 ทำตัวเหมือนอุปกรณ์ทาสและโปรโตคอลต่อไปนี้
ต้องปฏิบัติตาม หลังจากเงื่อนไขเริ่มต้น ( ST ) ที่อยู่ทาสจะถูกส่งเมื่อ
ทาสยอมรับ ( ศักดิ์ ) ได้กลับมาที่อยู่ ( ) ย่อยย่อย ) จะส่ง :
7 LSB หมายถึงที่อยู่ลงทะเบียนจริงในขณะที่ MSB ให้
ที่อยู่โดยอัตโนมัติเพิ่มขึ้น ถ้า MSB ของซับฟิลด์เป็น ' 1 ' , ซับ ( ลงทะเบียนที่อยู่ ) จะได้รับโดยอัตโนมัติเพื่อให้ข้อมูลหลาย ๆ
( อ่าน / เขียน ข้อมูลจะถูกส่งในรูปแบบไบต์
( ข้อมูล ) แต่ละการถ่ายโอนข้อมูลมี 8 บิต หมายเลข
ของไบต์โอน / โอนไม่จำกัด ข้อมูลจะถูกโอน ด้วยสำคัญนะ
( MSB ) ก่อน ถ้าเครื่องรับไม่รับอีกตัวที่สมบูรณ์ของข้อมูลจนกว่าจะได้ปฏิบัติ
บางฟังก์ชั่นอื่น ๆ มันสามารถเก็บนาฬิกาสาย SCL ต่ำเพื่อบังคับให้ส่งเข้าไปรอ
รัฐ การถ่ายโอนข้อมูลเท่านั้น ต่อไปเมื่อรับพร้อมสำหรับไบต์อื่นและออก
ข้อมูลบรรทัดถ้าทาสผู้รับไม่ยอมรับที่อยู่ทาส ( เช่นมันไม่สามารถ
รับเพราะมันเป็นเรียลไทม์แสดงบางฟังก์ชั่น ) ข้อมูลเส้นต้องเหลือสูงโดย
ทาส นายสามารถยกเลิกการโอน มีการเปลี่ยนแปลงสูงต่ำบนสาย ในขณะที่สาย SCL SDA
สูงหมายถึงหยุดเงื่อนไข แต่ละการถ่ายโอนข้อมูลจะต้อง