Output-frequency scaling is controlled by two logic inputs, S2 and S3. Scaling is accomplished on chip by
internally connecting the pulse-train output of the converter to a series of frequency dividers. Divided outputs
available are divide-by 2, 10, 100, and 1 (no division). Divided outputs are 50 percent-duty-cycle square waves
while the direct output (divide-by 1) is a fixed-pulse-width pulse train. Because division of the output frequency
is accomplished by counting pulses of the principal (divide-by 1) frequency, the final-output period represents
an average of n (where n is 2, 10, or 100) periods of the principal frequency. The output-scaling-counter registers
are cleared upon the next pulse of the principal frequency after any transition of the S0, S1, S2, S3, or OE lines.
The output goes high upon the next subsequent pulse of the principal frequency, beginning a new valid period.
This minimizes the time delay between a change on the input lines and the resulting new output period in the
divided output modes. In contrast with the sensitivity adjust, use of the divided outputs lowers both the full-scale
frequency and the dark frequency by the selected scale factor
ขนาดความถี่ถูกควบคุม โดยสองลอจิกอินพุต S2 และ S3 ขนาดสำเร็จบนชิพโดย
เชื่อมต่อชีพจรรถไฟผลการแปลงชุดแบ่งความถี่ภายใน แบ่งแสดงผล
ว่างแบ่งโดย 2, 10, 100 และ 1 (ไม่มีฝ่าย) แสดงผลถูกแบ่งเป็น 50 เปอร์เซ็นต์ภาษีรอบคลื่นสี่เหลี่ยม
ในขณะที่ผลผลิตโดยตรง (แบ่งโดย 1) เป็นรถไฟชีพจรชีพจรความกว้างคง เนื่องจากส่วนของความถี่ที่
โดยนับพัลส์ความถี่หลัก (แบ่งใจ 1 แสดงถึงรอบระยะเวลาการให้ผลผลิตสุดท้าย
เฉลี่ยของ n (โดยที่ n คือ 2, 10 หรือ 100) ของความถี่หลัก ตัวแสดงผลขนาดนับทะเบียน
ไว้ตามชีพจรความถี่หลักถัดไปหลังจากการเปลี่ยนแปลงใด ๆ ของ S0, S1, S2, S3 หรือ OE บรรทัด
ผลผลิตจะสูงขึ้นชีพจรลำดับถัดไปของความถี่หลัก เริ่มเป็นใหม่ใช้ระยะเวลาการ
นี้ช่วยลดการหน่วงเวลาระหว่างการเปลี่ยนแปลงบนบรรทัดป้อนเข้า และผลลัพธ์ใหม่แสดงผลระยะเวลาในการ
แบ่งโหมดการแสดงผล In contrast with ความไวในการปรับปรุง ใช้แสดงผลถูกแบ่งออกทั้งแบบเต็มมาตราส่วน
ความถี่และความถี่เข้ม โดยตัวเลือกมาตราส่วน
การแปล กรุณารอสักครู่..

Output-frequency scaling is controlled by two logic inputs, S2 and S3. Scaling is accomplished on chip by
internally connecting the pulse-train output of the converter to a series of frequency dividers. Divided outputs
available are divide-by 2, 10, 100, and 1 (no division). Divided outputs are 50 percent-duty-cycle square waves
while the direct output (divide-by 1) is a fixed-pulse-width pulse train. Because division of the output frequency
is accomplished by counting pulses of the principal (divide-by 1) frequency, the final-output period represents
an average of n (where n is 2, 10, or 100) periods of the principal frequency. The output-scaling-counter registers
are cleared upon the next pulse of the principal frequency after any transition of the S0, S1, S2, S3, or OE lines.
The output goes high upon the next subsequent pulse of the principal frequency, beginning a new valid period.
This minimizes the time delay between a change on the input lines and the resulting new output period in the
divided output modes. In contrast with the sensitivity adjust, use of the divided outputs lowers both the full-scale
frequency and the dark frequency by the selected scale factor
การแปล กรุณารอสักครู่..

ปรับความถี่เอาท์พุทจะถูกควบคุมโดยสองตรรกะปัจจัยการผลิต , S2 และ S3 . ปรับขนาดได้บนชิปโดย
ภายในเชื่อมต่อชีพจรรถไฟผลผลิตของแปลงชุดวงเวียน ความถี่ แบ่งออก
พร้อมแบ่งเป็น 2 , 10 , 100 และ 1 ( ไม่มีหน่วย ) แบ่งออกเป็น 50 เปอร์เซ็นต์ของคลื่น
ตร.ในขณะที่ผลผลิตโดยตรง ( แยก 1 ) กำหนดความกว้างของคลื่นชีพจรรถไฟ เพราะส่วนของความถี่เอาท์พุท
ได้ โดยการนับพัลส์ของครูใหญ่ ( แยก 1 ) ความถี่ , ระยะเวลาที่ผลผลิตสุดท้ายแทน
เฉลี่ย ( โดยที่ n คือ 2 , 10 หรือ 100 ) ช่วงความถี่หลัก ส่งออกการลงทะเบียนที่เคาน์เตอร์
จะถูกล้างเมื่อชีพจรต่อไปของความถี่หลัก หลังจากมีการเปลี่ยนแปลงของ Name , S1 , S2 , S3 , หรือ OE เส้น .
ผลผลิตไปสูงบนชีพจรที่ตามมาถัดไปของความถี่หลัก เริ่มอายุใหม่ .
นี้ลดเวลาล่าช้าระหว่างการเปลี่ยนใส่สายและผลใหม่ออกรอบในโหมด
แบ่งออก ในทางตรงกันข้ามกับความไวปรับใช้แบ่งผลผลิตลดทั้งความถี่และมืดเต็มที่
ค่าสเกลแฟคเตอร์ที่เลือก
การแปล กรุณารอสักครู่..
