3.2 Placement Scheme After floorpla

3.2 Placement Scheme
After floorplan design process, the result pattern cannot be directly used because the area of each module is not in practical dimension. Actual size patterns are obtained from the placement process as shown in Fig.6. The exact wiring cost and actual area are then evaluated. After rearranging modules with wiring length minimization objective, every cut between rearranged row is considered for crosstalk minimization. This step is called routing. Minimizing of the total wiring length and crosstalk can significantly improve the performance of the chip.

ผลลัพธ์ (ไทย) 1:

3.2 รูปแบบการจัดวาง
หลังจากขั้นตอนการออกแบบแขวะรูปแบบผลไม่สามารถนำมาใช้โดยตรงเพราะพื้นที่ของแต่ละโมดูลไม่ได้อยู่ในมิติทางปฏิบัติ รูปแบบขนาดที่แท้จริงจะได้รับจากกระบวนการตำแหน่งดังแสดงใน fig.6 ค่าใช้จ่ายในการเดินสายไฟที่แน่นอนและพื้นที่ที่เกิดขึ้นจริงได้รับการประเมินแล้ว หลังจากการจัดเรียงโมดูลโดยมีวัตถุประสงค์เพื่อลดระยะเวลาในการเดินสายไฟ,ตัดระหว่างแถวจัดขึ้นใหม่ทุกคนจะพิจารณาลด crosstalk ขั้นตอนนี้จะเรียกว่าการกำหนดเส้นทาง ลดความยาวของสายไฟทั้งหมดและ crosstalk อย่างมีนัยสำคัญสามารถปรับปรุงประสิทธิภาพของชิป.

ผลลัพธ์ (ไทย) 2:

3.2 วางแผน
หลังจากกระบวนการออกแบบ floorplan รูปแบบผลลัพธ์ไม่ตรงใช้เนื่องจากพื้นที่ของแต่ละโมดูไม่มีมิติปฏิบัติการ รูปแบบขนาดจริงจะได้รับจากการจัดวางแสดงใน Fig.6 ทุนสายแน่นอนกับพื้นที่จริงได้ประเมินแล้ว หลังจากเรียงด้วยวัตถุประสงค์การลดความยาวของสาย ทุกตัดระหว่างแถว rearranged ถือว่าสำหรับการลดภาระการแทรกสัญญาณข้าม ขั้นตอนนี้จะเรียกว่าสายงานการผลิต ลดความยาวสายทั้งหมดและการแทรกสัญญาณข้ามสามารถมากเพิ่มประสิทธิภาพของชิพได้

ผลลัพธ์ (ไทย) 3:

3.2 การจัดวางโครงสร้าง
หลังจากขั้นตอนการออกแบบ floorplan รูปแบบส่งผลให้ไม่สามารถใช้ได้โดยตรงเพราะมีพื้นที่ของแต่ละโมดูลไม่ได้ในเรื่องของขนาดใช้งานได้จริง. รูปแบบขนาดจริงจะได้รับจากการจัดวางตามที่แสดงในรูปที่ 6 พื้นที่ที่แท้จริงและทำให้ต้นทุนการเดินสายที่แน่นอนที่จะได้รับการประเมินผลแล้ว หลังจากการเปลี่ยนการจัดเรียงโมดูลด้วยการย่อความยาวการเดินสายโดยมีวัตถุประสงค์ตัดทุกสถานที่แต่อย่างใดระหว่างแถวคือได้รับการพิจารณาสำหรับการเกิดจากครอสทอล์ค ขั้นตอนนี้จะเรียกว่าการเราติ้ง การลดสัญญาณรบกวนและความยาวของการเดินสายทั้งหมดที่สามารถปรับปรุง ประสิทธิภาพ การทำงานของชิปนั้น.