to the placement constraints, it is

to the placement constraints, it is more desirable to consider
routing during placement because a bad routing may induce
unwanted effects and deteriorate layout quality. Since routing
is greatly affected by placement results, layout quality can be
enhanced if routing effects are considered in advance during
the placement phase.
Due to the continuous scaling of process technologies,
more and more circuits can be integrated into a single chip.
This increases functionality in modem chips; however, the
routing and power consumption become more serious
problems. The increasing complexity in routing not only raises
the chance of signal coupling but also make routing
congestion more severe. Since analog circuits are very
sensitive to noisy signals, we have better to place them away
from the noisy signals to reduce coupling effects. However,
routing is greatly affected by placement results. The better
way to eliminate congestion is to consider routability during
placement. Besides, resistors are gradually replaced by
switched-capacitors in modem analog integrated circuits for
lower power consumption. To achieve correct analog
functions, the capacitors must follow predefined capacitance
ratios. Capacitors should be placed in common-centroid layout
structure and distributed uniformly throughout the layout to
guarantee accurate capacitance ratios after integrated-circuit
fabrication. However, this placement style for capacitors may
result in large routing area. Therefore, the issue of routing area
needs to be considered during capacitor placement.
Above illustrations show several routing effects should be
considered during placement to enhance layout quality. The
following sections give an overview of the solutions for these
issues. In Section II, we show how to eliminate undesirable
coupling effect induced from specific nets during placement.
Then, the congestion elimination by placement expansion is
discussed in Section III. Section IV describes how to handle
common-centroid placements with the consideration of routing
area for capacitor arrays. Finally, Section V summarizes the
main conclusions of this paper.
II. SYMMETRY ISLAND CONSIDERING BOUNDARY
CONSTRAINT
In this section, we first demonstrate the situation that
analog devices in a symmetry group are affected by noisy
signals, and then show how to avoid this condition during
placement.
In analog and mixed-signal design, circuit performances
are sensitive to the parasitic mismatches caused by process
variation or thermal gradient. To reduce unwanted parasitic
mismatches and improve circuit performances, designers
usually place matched devices symmetrically in a layout [10,
11]. In order to obtain better matching, they also place the
matched devices belonging to the same sub-circuit close to
each other, in which a symmetry group is formed. Thus, Lin
and Lin [5] introduced the concept of symmetry islands for
symmetry groups and presented ASF-B*-trees [5] to ensure

ผลลัพธ์ (ไทย) 1:

การวางข้อจำกัด เป็นการเพิ่มเติมสมควรพิจารณาเส้นทางระหว่างตำแหน่งเนื่องจากสายไม่ดีอาจก่อให้เกิดผลไม่พึงประสงค์ และเสื่อมคุณภาพโครงร่าง ตั้งแต่สายจะได้รับผลกระทบอย่างมาก โดยวางผล คุณภาพโครงร่างได้เพิ่มถ้าถือเป็นลักษณะพิเศษของสายงานการผลิตล่วงหน้าระหว่างขั้นตอนการวางเนื่องจากการปรับมาตราส่วนอย่างต่อเนื่องของกระบวนการเทคโนโลยีสามารถรวมวงจรเพิ่มเติม และเพิ่มเติมลงในตัวชิเพิ่มฟังก์ชันในโมเด็มชิ อย่างไรก็ตาม การการใช้สายงานการผลิต และใช้พลังงานที่เป็นรุนแรงมากขึ้นปัญหา ไม่เพียงแต่เพิ่มความซับซ้อนเพิ่มขึ้นในสายงานการผลิตโอกาสของ coupling สัญญาณแต่ยังทำให้สายงานการผลิตแออัดที่รุนแรงมากขึ้น เนื่องจากมีวงจรแอนะล็อกมากความไวต่อสัญญาณเสียงดัง เราต้องดีกว่าทำไปจากสัญญาณเสียงดังเพื่อลดผลกระทบคลัป อย่างไรก็ตามสายรับผลกระทบอย่างมาก โดยผลการจัดวาง ดีกว่าวิธีการกำจัดแออัดคือการ routability ในระหว่างพิจารณาจัดวาง นอกจาก resistors จะค่อย ๆ ถูกแทนที่โดยสลับตัวเก็บประจุในโมเด็มแอนะล็อกรวมวงจรสำหรับการใช้พลังงานที่ต่ำกว่า เพื่อให้บรรลุแบบแอนะล็อกที่ถูกต้องฟังก์ชัน ตัวเก็บประจุต้องเป็นไปตามความที่กำหนดไว้ล่วงหน้าอัตราส่วนการ ตัวเก็บประจุควรวางไว้ในเค้าโครงทั่วไปเซนทรอยด์โครงสร้าง และกระจายสม่ำเสมอเมื่อเทียบเคียงตลอดโครงร่างรับประกันอัตราความถูกต้องหลังจากรวมวงจรประดิษฐ์ อย่างไรก็ตาม อาจลักษณะนี้วางในตัวเก็บประจุทำในพื้นที่ขนาดใหญ่สายงานการผลิต ดังนั้น ปัญหาของสายงานการผลิตต้องได้รับการพิจารณาในระหว่างจัดวางของตัวเก็บประจุข้างบนภาพประกอบแสดง ผลหลายเส้นควรพิจารณาในระหว่างการจัดวางเพื่อเพิ่มคุณภาพของโครงร่าง ที่ส่วนต่อไปนี้แสดงภาพรวมของโซลูชั่นสำหรับเหล่านี้ปัญหา ในส่วน II เราแสดงวิธีการกำจัดที่ไม่พึงปรารถนาcoupling ผลเกิดจากตาข่ายเฉพาะในระหว่างการวางแล้ว ตัดออกแออัด โดยขยายตำแหน่งเป็นกล่าวถึงในส่วนที่ III ส่วน IV อธิบายวิธีการจัดการและเซนทรอยด์ร่วมกับการพิจารณาของสายงานการผลิตพื้นที่สำหรับอาร์เรย์ของตัวเก็บประจุ สุดท้าย V ส่วนสรุปบทสรุปหลักของเอกสารนี้พิจารณาขอบเขตเกาะสองสมมาตรข้อจำกัดในส่วนนี้ เราต้องแสดงให้เห็นถึงสถานการณ์ที่อุปกรณ์แอนะล็อกในกลุ่มสมมาตรได้รับผลกระทบจากเสียงดังสัญญาณ และแสดงวิธีการหลีกเลี่ยงเงื่อนไขนี้ในระหว่างนั้นจัดวางในการออกแบบแอนะล็อก และ สัญญาณผสม วงจรแสดงมีความไวต่อ mismatches เสียงฟู่เหมือนกาฝากที่เกิดจากกระบวนการเปลี่ยนแปลงหรือการไล่ระดับสีความร้อน ลดไม่เสียงฟู่เหมือนกาฝากmismatches และปรับปรุงประสิทธิภาพวงจร ออกแบบมักทำอุปกรณ์ที่จับคู่ตำแหน่งในเค้าโครง [1011] . เพื่อให้ได้ดีกว่า จับคู่ พวกเขายังทำการจับคู่อุปกรณ์ของวงจรย่อยเดียวกันใกล้เคียงกับกัน ซึ่งก่อตั้งกลุ่มสมมาตร ดังนั้น หลินและแนวคิดของเกาะสมมาตรแนะนำลิน [5]กลุ่มสมมาตรและนำเสนอ ASF-B * -ต้นไม้ [5] เพื่อให้แน่ใจ

ผลลัพธ์ (ไทย) 2:

ข้อ จำกัด ของการจัดวางนั้นมันเป็นที่ต้องการมากขึ้นที่จะต้องพิจารณาการกำหนดเส้นทางในช่วงการจัดวางเพราะเส้นทางที่ไม่ดีอาจทำให้เกิดผลกระทบที่ไม่พึงประสงค์และรูปแบบที่มีคุณภาพเสื่อมลง ตั้งแต่การกำหนดเส้นทางได้รับผลกระทบอย่างมากจากผลการจัดวางที่มีคุณภาพรูปแบบสามารถที่เพิ่มขึ้นหากผลกระทบเส้นทางการได้รับการพิจารณาล่วงหน้าในระหว่างขั้นตอนการจัดตำแหน่ง. เนื่องจากการปรับอย่างต่อเนื่องของเทคโนโลยีกระบวนการมากขึ้นและวงจรมากขึ้นสามารถรวมเข้ากับชิปตัวเดียว. นี้จะเพิ่มฟังก์ชั่น ในชิปโมเด็ม; แต่การกำหนดเส้นทางและการใช้พลังงานกลายเป็นรุนแรงมากขึ้นปัญหา ความซับซ้อนที่เพิ่มขึ้นในเส้นทางที่ไม่เพียง แต่จะเพิ่มโอกาสของการมีเพศสัมพันธ์ของสัญญาณแต่ยังทำให้เส้นทางแออัดที่รุนแรงมากขึ้น เนื่องจากวงจรอะนาล็อกที่มีความไวต่อสัญญาณเสียงดังเรามีดีกว่าที่จะวางพวกเขาออกไปจากสัญญาณที่มีเสียงดังเพื่อลดผลกระทบการมีเพศสัมพันธ์ อย่างไรก็ตามการกำหนดเส้นทางได้รับผลกระทบอย่างมากจากผลการจัดวาง ที่ดีกว่าวิธีที่จะขจัดความแออัดคือการพิจารณาในช่วง routability ตำแหน่ง นอกจากนี้ตัวต้านทานจะถูกแทนที่โดยค่อยๆเก็บประจุสลับในวงจรแบบบูรณาการแบบอะนาล็อกโมเด็มสำหรับลดการใช้พลังงาน เพื่อให้เกิดความถูกต้องแบบอะนาล็อกฟังก์ชั่นตัวเก็บประจุต้องเป็นไปตามที่กำหนดไว้ล่วงหน้าจุอัตราส่วน ตัวเก็บประจุแบบควรจะอยู่ในรูปแบบทั่วไปเซนทรอยด์โครงสร้างและการกระจายอย่างสม่ำเสมอตลอดทั้งรูปแบบในการรับประกันความถูกต้องความจุอัตราส่วนหลังจากวงจรแบบบูรณาการการผลิต อย่างไรก็ตามรูปแบบการจัดวางนี้ได้เก็บประจุอาจส่งผลให้เกิดการกำหนดเส้นทางในพื้นที่ที่มีขนาดใหญ่ ดังนั้นปัญหาของการกำหนดเส้นทางพื้นที่จะต้องพิจารณาในระหว่างการจัดวางเก็บประจุ. ภาพประกอบข้างต้นแสดงให้เห็นผลกระทบหลายเส้นทางควรได้รับการพิจารณาในระหว่างการจัดวางเพื่อเพิ่มคุณภาพของรูปแบบ ส่วนต่อไปนี้ให้ภาพรวมของการแก้ปัญหาสำหรับเหล่านี้ปัญหา ในส่วนที่สองเราจะแสดงวิธีการกำจัดที่ไม่พึงประสงค์ผลเหนี่ยวนำให้เกิดการมีเพศสัมพันธ์จากมุ้งเฉพาะในช่วงการจัดวาง. จากนั้นการกำจัดความแออัดจากการขยายตัวตำแหน่งที่มีการกล่าวถึงในส่วนที่สาม มาตรา IV อธิบายถึงวิธีการที่จะจัดการกับตำแหน่งทั่วไปเซนทรอยด์กับการพิจารณาของเส้นทางพื้นที่สำหรับอาร์เรย์เก็บประจุ สุดท้ายมาตรา V สรุปข้อสรุปหลักของการวิจัยนี้. ครั้งที่สอง สมมาตร ISLAND พิจารณาการปกครองข้อจำกัดในส่วนนี้เราแสดงให้เห็นถึงสถานการณ์ที่อุปกรณ์อะนาล็อกในสัดส่วนกลุ่มจะถูกผลกระทบจากการที่มีเสียงดังสัญญาณแล้วแสดงให้เห็นวิธีการหลีกเลี่ยงเงื่อนไขนี้ในระหว่างการจัดวาง. ในแบบอะนาล็อกและการออกแบบสัญญาณผสม, การแสดงวงจรมีความอ่อนไหวจะไม่ตรงกันปรสิตที่เกิดจากกระบวนการการเปลี่ยนแปลงหรือการไล่ระดับความร้อน เพื่อลดปรสิตที่ไม่พึงประสงค์ที่ไม่ตรงกันและปรับปรุงการแสดงวงจรออกแบบมักจะวางอุปกรณ์ที่จับคู่สมมาตรในรูปแบบ[10 11] เพื่อที่จะได้รับการจับคู่ที่ดีกว่าพวกเขายังวางอุปกรณ์ที่ตรงกับที่อยู่ในวงจรย่อยเดียวกันใกล้กับแต่ละอื่นๆ ซึ่งในสัดส่วนกลุ่มจะเกิดขึ้น ดังนั้นหลินและหลิน [5] นำแนวคิดของเกาะสัดส่วนสำหรับสัดส่วนกลุ่มและนำเสนอASF-B -trees * [5] เพื่อให้แน่ใจว่า

ผลลัพธ์ (ไทย) 3:

การจัดวางข้อจำกัดมันเป็นที่พึงปรารถนาที่จะพิจารณาในการจัดวาง เพราะเส้นทางไม่ดี

เส้นทางอาจก่อให้เกิดผลที่ไม่พึงประสงค์และคุณภาพการเสื่อมสภาพ เนื่องจากเส้นทาง
อย่างมากได้รับผลกระทบจากการวางผังปรับปรุงคุณภาพสามารถ
ถ้าเส้นทางผลพิจารณาล่วงหน้าในการจัดวางระยะ
.
เนื่องจากการปรับอย่างต่อเนื่องของเทคโนโลยีกระบวนการ
มากขึ้นและวงจรที่สามารถจะรวมอยู่ในชิปตัวเดียว นี้เพิ่มฟังก์ชันการทำงานในชิปโมเด็ม

; อย่างไรก็ตาม , เส้นทางและการใช้พลังงานเป็นปัญหาร้ายแรง
เพิ่มเติม การเพิ่มความซับซ้อนในการไม่เพียง แต่เพิ่มโอกาสของ coupling สัญญาณ

แต่ก็ทำให้เส้นทางที่ติดขัดอย่างรุนแรงมากขึ้น เนื่องจากวงจรแอนะล็อกมาก
ความไวสัญญาณเสียงดังขณะนี้มีสถานที่ที่ดีกว่าที่จะไป
จากสัญญาณเสียงดังเพื่อลด coupling ผลกระทบ อย่างไรก็ตาม
เส้นทางอย่างมากได้รับผลกระทบจากผลลัพธ์ของการจัดวาง ดีกว่า
วิธีขจัดความแออัด เพื่อพิจารณาในการ routability
. นอกจากนี้ ตัวต้านทานจะค่อยๆถูกแทนที่ด้วย
เปลี่ยนตัวเก็บประจุในโมเด็มวงจรรวมแบบอนาล็อกเพื่อ
ลดการใช้พลังงาน . เพื่อให้บรรลุฟังก์ชันอนาล็อก
ถูกต้องตัวเก็บประจุต้องเป็นไปตามอัตราส่วนที่กำหนดไว้ล่วงหน้าไปด้วย

ตัวเก็บประจุควรอยู่ในรูปแบบโครงสร้างและการกระจายของภาพทั่วไป
อย่างสม่ำเสมอตลอดเค้าโครง

รับประกันความถูกต้องหลังจากการต่อวงจรมอส
แบบบูรณาการ อย่างไรก็ตาม การจัดวางรูปแบบสำหรับตัวเก็บประจุอาจ
ผลในพื้นที่เส้นทางใหญ่ ดังนั้น ปัญหาของพื้นที่
เส้นทางต้องพิจารณาในระหว่างการติดตั้งตัวเก็บประจุ .
ข้างบนภาพประกอบแสดงผลหลายเส้นทาง ควรพิจารณาในระหว่างการจัดวาง
เพื่อเพิ่มคุณภาพรูปแบบ
ส่วนต่อไปนี้ให้ภาพรวมของการแก้ปัญหาสำหรับปัญหาเหล่านี้

ในส่วนที่ 2 เราจะแสดงวิธีการกำจัดที่ไม่พึงประสงค์ผลที่เกิดจากอวน
coupling เฉพาะในการจัดวาง .
แล้วการขจัดความแออัด โดยการจัดวางจะกล่าวถึงในมาตรา 3 มาตรา 4

อธิบายวิธีการจัดการกับปัญหาด้วยการพิจารณา centroid ทั่วไปเส้นทาง
พื้นที่เก็บอาร์เรย์ . ในที่สุด ส่วน V สรุปข้อสรุปหลักของกระดาษนี้
.
2 การพิจารณาขอบเขตข้อจำกัดเกาะ

ในส่วนนี้ เราแสดงให้เห็นถึงสถานการณ์ที่
อุปกรณ์อะนาล็อกในกลุ่มสมมาตร ได้รับผลกระทบจากสัญญาณเสียงดัง
, และแสดงให้วิธีการหลีกเลี่ยงเงื่อนไขนี้ในระหว่างการจัดวาง
.
ในการออกแบบวงจรอนาล็อกและสัญญาณผสมการแสดง
ต่อปรสิต เกิดจากความไม่กระบวนการ
รูปแบบหรือความร้อนลาด . เพื่อลดความไม่โรคที่ไม่พึงประสงค์และปรับปรุงการแสดง

วงจร , ออกแบบ