Capaci!or array (C,=C2, C,+,=2C" i=2-n)
8,-8"
Figure 4. Architecture of an n-bit SAR ADC. The linearity of the
SAR ADC is highly related to the matching of the capacitor array.
114 "4 114 "4 1I4 114 1I4 "4 lf4 U4 1I4 1I4 "4 1I4 "4 114
"4 1I4 "4 113 113 "4 U4 U4 1I4 113 1I4 113 "4 114 11) 1I4
114 "4 "4 "3 "3 "4 U4 U4 lI4 113 1I4 "4 1I3 11) 1I4 114
114 "3 113 11, "2 "3 "3 "4 1I4 1I3 11) 11, "2 1I4 1':3 1I4
114 11) 11) 112 114 11) 11) 114 1I4 114 112 114 U3 1I4 U3 114
114 114 1.14 1I3 1I3 1.14 114 114 114 114 11) 114 U3 1I4 114 114
114 114 1.14 U3 1I) 114 114 114 114 114 11) U3 114 11) 114 114
1I4 114 114 U4 U4 "4 1I4 U4 1I4 U4 1I4 1I4 lI4 1I4 1I4 1I4
(a) (b)
Figure 5. Two placements for a capacitor array. The unit capacitors
denoted by u) are colored in gray for a clearer exhibition of different
placement styles. (a) A common-centroid placement is good for
reducing systematic mismatch. (b) The placement [17] exhibiting a
higher degree of dispersion is better for reducing random mismatch.
11) II. l(� 114 113 U4 1I4 1I4
11. ". l(� 114 114 1I4 U4 U3
II. II. II. 11) II, 113 II, II,
II
. IIJ lIJ II. lIJ 112 114 II.
114 1I4 "2 "3 11, "3 "3 ll4
114 U4 11) 1I4 11) 114 114 ll4
IIJ 11, U4 U4 U4 U4 114 U4
114 114 U4 IIJ U4 "4 "4 113
Figure 6. Our placement result for the same capacitor array in Fig. 5.
common-centroid constraint. We then use three operations to
perturb a pair sequence, which can increase the degree of
dispersion without breaking the common-centroid constraint in
the resulting placement. More details of our placement
algorithm can be found in [22].
Fig. 6 shows our placement result for the same capacitor
array in Fig. 5. Compared with the placement result shown in
Fig. 5(b) which is constructed based on the approach by [17],
our placement has comparably high degree of dispersion, but
the symmetry property in our placement is better (Le.,
common-centroid structure). The experimental result shows
that our placement possesses a common-centroid structure as
well as high dispersion, which is effective to reduce systematic
and random mismatches simultaneously.
In addition to the consideration of placement style, we
should take routing style into account. According to the
routing rules for capacitor arrays in [23], routing wires are
either horizontal or vertical to prevent any intersection or
overlap capacitance, and the routing of upper capacitor plates
is separated from that of lower capacitor plates to avoid
additional coupling and overlap capacitance. Thus, the
direction of routing channels is either vertical or horizontal,
and each routing channel is either for the upper plates or the
lower plates of the unit capacitors.
Fig. 7 shows a common-centroid placement with vertical
routing channels, where the routing channels in the upper-
Capaci ! หรืออาร์เรย์ (C, = C2, C + 2 C = "ฉัน = 2 n)8, -8 "รูปที่ 4 สถาปัตยกรรมของ ADC เป็นเขตบริหารพิเศษ n บิต แบบดอกไม้ของADC เขตบริหารพิเศษสูงที่เกี่ยวข้องกับการจับคู่ของอาร์เรย์ของตัวเก็บประจุ114 " 4 114 " 1I4 4 114 1I4 " 4 lf4 U4 1I4 1I4 " 4 1I4 "4 114" 4 1I4 " 4 113 113 " 4 U4 U4 1I4 113 1I4 113 "4 114 11) 1I4114 " 4 " 4 " 3 " 3 " 4 U4 U4 lI4 113 1I4 "4 1I3 11) 1I4 114114 " 3 113 11, " 2 " 3 " 3 " 4 1I4 1I3 11) 11, "2 1I4 1': 3 1I4114 11) 11) 112 114 11) 11) 114 1I4 114 112 114 U3 1I4 U3 1141I3 1I3 114 114 1.14 1.14 114 114 114 114 11) 114 U3 1I4 114 114U3 114 114 1.14 1I) 114 114 114 114 114 11) U3 114 11) 114 1141I4 114 114 U4 U4 "4 1I4 U4 1I4 U4 1I4 1I4 lI4 1I4 1I4 1I4(ก) (ข)รูปที่ 5 และสองในอาร์เรย์เป็นตัวเก็บประจุ ตัวเก็บประจุหน่วยสามารถบุ โดย u) สีเป็นสีเทาสำหรับนิทรรศการที่ชัดเจนของความแตกต่างกันรูปแบบการจัดวาง (ก) การวางเซนทรอยด์ทั่วไปเหมาะสำหรับลดระบบไม่ตรงกัน (ข)ตำแหน่ง [17] อย่างมีระดับกับกระจายตัวในระดับที่สูงกว่าสำหรับสุ่มตรงที่ลดลง11) II l (114 113 U4 1I4 1I411. " l (114 114 1I4 U4 U3II. II II. 11) II, 113 II, IIII. IIJ lIJ II lIJ 112 114 II114 1I4 " 2 " 3 11, " 3 "3 ll4114 U4 11) 1I4 11) 114 114 ll4IIJ 11, U4 U4 U4 U4 114 U4114 114 U4 IIJ U4 "4 " 4 113รูปที่ 6 ของเราผลตำแหน่งในอาร์เรย์ตัวเก็บประจุเดียวใน Fig. 5ข้อจำกัดทั่วไปเซนทรอยด์ เราใช้สามดำเนินperturb ลำดับคู่ ซึ่งสามารถเพิ่มระดับความแพร่กระจาย โดยไม่มีการทำลายข้อจำกัดของเซนทรอยด์ทั่วไปในการวางได้ รายละเอียดของตำแหน่งของเราอัลกอริทึมสามารถพบได้ใน [22]Fig. 6 แสดงผลตำแหน่งของตัวเก็บประจุเดียวกันเรย์ใน Fig. 5 เปรียบเทียบกับผลการวางแสดงใน5(b) fig. ที่สร้างขึ้นตามวิธีด้วย [17],วางของมีเธน ระดับปานสูง แต่คุณสมบัติสมมาตรในตำแหน่งของเราดีกว่า (เลอ.,เซนทรอยด์ทั่วไปโครงสร้าง) แสดงผลการทดลองที่วางของเราครบถ้วนเซนทรอยด์ทั่วไปโครงสร้างเป็นรวมทั้งการกระจายตัวสูง ที่มีประสิทธิภาพเพื่อลดระบบและสุ่ม mismatches พร้อมกันนอกจากการพิจารณาลักษณะการจัดวาง เราควรคำนึงถึงลักษณะสายงานการผลิต ตามมีสายสายสายกฎสำหรับอาร์เรย์ของตัวเก็บประจุใน [23],แนวนอน หรือแนวตั้งเพื่อป้องกันการตัด หรือความทับซ้อน และสายงานการผลิตของตัวเก็บประจุบนแผ่นแยกออกจากแผ่นเก็บประจุต่ำเพื่อหลีกเลี่ยงเพิ่มเติมคลัปและทับซ้อนความ ดังนั้น การทิศทางของช่องเส้นเป็นแนวตั้ง หรือแนว นอนและช่องสัญญาณแต่ละสายงานการผลิตสำหรับแผ่นด้านบนหรือตัวเก็บประจุหน่วยล่างจานFig. 7 แสดงตำแหน่งเซนทรอยด์ร่วมกับแนวตั้งช่อง ที่สายงานการผลิตช่องในบนเส้นทาง
การแปล กรุณารอสักครู่..
