Cyclops is a new architecture for h

Cyclops is a new architecture for high-performance parallel computers that is being developed at the IBM T. J. Watson Research Center. The basic cell of this architecture is a single-chip SMP (symmetric multiprocessor) system with multiple threads of execution, embedded memory and integrated communications hardware. Massive intra-chip parallelism is used to tolerate memory and functional unit latencies. Large systems with thousands of chips can be built by replicating this basic cell in a regular pattern. In this paper, we describe the Cyclops architecture and evaluate two of its new hardware features: a memory hierarchy with a flexible cache organization and fast barrier hardware. Our experiments with the STREAM benchmark show that a particular design can achieve a sustainable memory bandwidth of 40 GB/s, equal to the peak hardware bandwidth and similar to the performance of a 128-processor SGI Origin 3800. For small vectors, we have observed in-cache bandwidth above 80 GB/s. We also show that the fast barrier hardware can improve the performance of the Splash-2 FFT kernel by up to 10%. Our results demonstrate that the Cyclops approach of integrating a large number of simple processing elements and multiple memory banks in the same chip is an effective alternative for designing high-performance systems.

ผลลัพธ์ (ไทย) 1:

ไซคลอปส์เป็นสถาปัตยกรรมใหม่สำหรับคอมพิวเตอร์ประสิทธิภาพสูงพร้อมที่จะถูกพัฒนาใน IBM ต. J. Watson ศูนย์วิจัย เซลล์พื้นฐานของสถาปัตยกรรมนี้เป็นระบบ SMP (สมมาตรมัลติโปรเซสเซอร์) เดียวชิกับเธรดหลายการดำเนินการ หน่วยความจำที่ฝังตัว และฮาร์ดแวร์การสื่อสารแบบบูรณาการ ใช้ parallelism อินทราชิใหญ่ทนหน่วยความจำและเวลาแฝงของหน่วยงาน ระบบขนาดใหญ่พันเศษสามารถสร้างขึ้น โดยจำลองแบบเซลล์นี้พื้นฐานในรูปแบบปกติ ในเอกสารนี้ เราอธิบายสถาปัตยกรรมไซคลอปส์ และประเมินสองคุณสมบัติฮาร์ดแวร์ใหม่: ลำดับชั้นหน่วยความจำแคยืดหยุ่นองค์กรและฮาร์ดแวร์อุปสรรคอย่างรวดเร็ว เราทดลองกับเกณฑ์มาตรฐานกระแสแสดงที่ออกแบบเฉพาะสามารถใช้แบนด์วิดท์ของหน่วยความจำอย่างยั่งยืน 40 GB/s เท่ากับแบนด์วิธสูงสุดฮาร์ดแวร์ และคล้ายกับประสิทธิภาพของการประมวลผล 128 SGI กำเนิด 3800 สำหรับเวกเตอร์ขนาดเล็ก เราได้สังเกตแบนด์วิดท์ในแคเหนือ 80 GB/s เรายังแสดงว่า ฮาร์ดแวร์อุปสรรคอย่างรวดเร็วสามารถเพิ่มประสิทธิภาพของเคอร์เนล FFT สาด-2 ถึง 10% ผลของเราแสดงให้เห็นว่าไซคลอปส์ลาดรวมองค์ประกอบของการประมวลผลง่ายและหลายธนาคารหน่วยความจำในชิพเดียวกันจำนวนมากเป็นทางเลือกที่มีประสิทธิภาพสำหรับการออกแบบระบบประสิทธิภาพสูง

ผลลัพธ์ (ไทย) 2:

ไซคลอปส์เป็นสถาปัตยกรรมใหม่สำหรับคอมพิวเตอร์แบบขนานที่มีประสิทธิภาพสูงที่ได้รับการพัฒนาที่ไอบีเอ็ม TJ วัตสันศูนย์วิจัย เซลล์พื้นฐานของสถ​​าปัตยกรรมนี้เป็นชิปเดียว SMP (มัลติสมมาตร) ระบบที่มีหลายหัวข้อของการดำเนินการของหน่วยความจำที่ฝังและฮาร์ดแวร์การสื่อสารแบบบูรณาการ ขนานใหญ่ภายในชิปจะใช้ในการทนต่อความจำและเวลาแฝงในหน่วยงาน ระบบขนาดใหญ่ที่มีหลายพันชิปสามารถสร้างขึ้นโดยจำลองเซลล์พื้นฐานในรูปแบบปกติ ในบทความนี้เราจะอธิบายสถาปัตยกรรมไซคลอปส์และประเมินผลสองของคุณสมบัติของฮาร์ดแวร์ใหม่: ลำดับชั้นของหน่วยความจำแคชกับองค์กรที่มีความยืดหยุ่นและฮาร์ดแวร์อุปสรรคอย่างรวดเร็ว การทดลองของเราด้วยการแสดงมาตรฐาน STREAM ที่ออกแบบโดยเฉพาะอย่างยิ่งสามารถบรรลุแบนด์วิดธ์หน่วยความจำที่ยั่งยืนของ 40 GB / s เท่ากับแบนด์วิธฮาร์ดแวร์สูงสุดและคล้ายกับประสิทธิภาพการทำงานของ 128 หน่วยประมวลผล SGI กำเนิด 3800. สำหรับเวกเตอร์ขนาดเล็กที่เราได้ตั้งข้อสังเกต แบนด์วิดธ์ในแคชเกินกว่า 80 GB / s นอกจากนี้เรายังแสดงให้เห็นว่าฮาร์ดแวร์อุปสรรคอย่างรวดเร็วสามารถปรับปรุงประสิทธิภาพของ Splash-2 FFT เคอร์เนลได้ถึง 10% ผลของเราแสดงให้เห็นว่าวิธีการที่ไซคลอปส์ของการบูรณาการจำนวนมากขององค์ประกอบการประมวลผลที่ง่ายและธนาคารหลายแห่งในหน่วยความจำชิปเดียวกันเป็นทางเลือกที่มีประสิทธิภาพสำหรับการออกแบบระบบที่มีประสิทธิภาพสูง

ผลลัพธ์ (ไทย) 3:

ไซคลอปส์เป็นสถาปัตยกรรมใหม่สำหรับประสิทธิภาพสูงขนานเครื่องคอมพิวเตอร์ที่ถูกพัฒนาขึ้นที่ศูนย์วิจัยไอบีเอ็ม ที. เจ. วัตสัน . เซลล์พื้นฐานของสถาปัตยกรรมนี้เป็นชิป SMP ( Symmetric มัลติ ) ระบบที่มีหลายๆ กระทู้ การประหาร และฝังตัวหน่วยความจำฮาร์ดแวร์การสื่อสารแบบบูรณาการขนาดใหญ่ภายในชิปขนานใช้ทนหน่วยความจำและการทำงานเกิดหน่วย ระบบขนาดใหญ่ที่มีนับพันของชิปที่สามารถสร้างขึ้นโดยเลียนแบบเซลล์ขั้นพื้นฐานนี้ในรูปแบบปกติ ในกระดาษนี้เราอธิบายไซคลอปส์สถาปัตยกรรมและประเมินสองคุณสมบัติฮาร์ดแวร์ใหม่ : ลำดับชั้นของหน่วยความจำกับองค์กรที่มีความยืดหยุ่นและฮาร์ดแวร์แคชอุปสรรคได้อย่างรวดเร็วการทดลองของเรากับกระแสมาตรฐานแสดงให้เห็นว่าการออกแบบที่เฉพาะเจาะจงสามารถบรรลุแบนด์วิดธ์หน่วยความจำที่ยั่งยืน 40 GB / s เท่ากับยอดฮาร์ดแวร์แบนด์วิดท์และคล้ายกับการทำงานของ 128 หน่วยประมวลผลด้านต้น 3 , 800 . สำหรับเวกเตอร์ขนาดเล็กที่เราได้พบในแคชของแบนด์วิดธ์มากกว่า 80 GB / sเรายังพบว่าอุปสรรคอย่างรวดเร็ว ฮาร์ดแวร์ที่สามารถปรับปรุงประสิทธิภาพของเคอร์เนล splash-2 FFT ถึง 10% ผลของเราแสดงให้เห็นว่าวิธีการของหุ่นยนต์รวมเป็นจำนวนมากขององค์ประกอบการประมวลผลง่ายและความจำหลายในชิปเดียวกันเป็นทางเลือกที่มีประสิทธิภาพสำหรับการออกแบบระบบประสิทธิภาพสูง