All enabled ePWM module clocks are

All enabled ePWM module clocks are started with the first rising edge of TBCLK aligned. For
perfectly synchronized TBCLKs, the prescaler bits in the TBCTL register of each ePWM module
must be set identically. The proper procedure for enabling ePWM clocks is as follows:

ผลลัพธ์ (ไทย) 1:

นาฬิกาโมดูล ePWM ที่เปิดใช้งานทั้งหมดจะเริ่มต้น ด้วยขอบ TBCLK ที่จัดขึ้นครั้งแรก สำหรับ
TBCLKs บิต prescaler ในทะเบียน TBCTL ของแต่ละโมดู ePWM การซิงโครไนส์อย่าง
ต้องตั้งตรง ขั้นตอนที่เหมาะสมสำหรับเปิดนาฬิกา ePWM เป็นดังนี้:

ผลลัพธ์ (ไทย) 2:

ทั้งหมดที่เปิดใช้งานโมดูล ePWM นาฬิกาจะเริ่มต้นด้วยขอบที่เพิ่มขึ้นเป็นครั้งแรกของ TBCLK ชิด สำหรับ
TBCLKs ตรงอย่างสมบูรณ์แบบบิต prescaler ในทะเบียน TBCTL ของแต่ละโมดูล ePWM
จะต้องตั้งค่าเหมือนกัน ขั้นตอนที่เหมาะสมสำหรับการเปิดใช้นาฬิกา ePWM เป็นดังนี้

ผลลัพธ์ (ไทย) 3:

เปิดใช้งานโมดูลทั้งหมด epwm นาฬิกาเริ่มต้นด้วยก่อนขอบที่เพิ่มขึ้นของ tbclk ชิด สำหรับ
สมบูรณ์ตรงกัน tbclks , ปรีสเกลเลอร์บิตใน tbctl ลงทะเบียนของแต่ละ epwm โมดูล
ต้องชุดอย่างเดียวกัน ขั้นตอนที่เหมาะสมเพื่อให้นาฬิกา epwm ดังนี้