In this scheme every data/instructi

In this scheme every data/instruction access requires two memory accesses. One for the page table and one for the data/instruction.
The two memory access problem can be solved by the use of a special fast-lookup hardware cache called associative memory or translation look-aside buffers (TLBs)

ผลลัพธ์ (ไทย) 1:

ในโครงร่างนี้ เข้าถึงทุกข้อมูล/คำแนะนำต้องหาหน่วยความจำสอง หนึ่งในตารางหน้าและสำหรับข้อมูล/คำแนะนำThe สองหน่วยความจำเข้าถึงปัญหาสามารถแก้ไขได้ โดยการใช้แคชของฮาร์ดแวร์พิเศษค้นหาอย่างรวดเร็วที่เรียกว่าหน่วยความจำที่เกี่ยวข้องหรือแปลกันดูข้อมูล (TLBs)

ผลลัพธ์ (ไทย) 2:

ในโครงการนี้ทุกข้อมูลเข้า / การเรียนการสอนต้องใช้สองการเข้าถึงหน่วยความจำ หนึ่งสำหรับตารางหน้าและสำหรับข้อมูล / การสอน.
Theสองปัญหาการเข้าถึงหน่วยความจำที่สามารถแก้ไขได้โดยการใช้แคชฮาร์ดแวร์อย่างรวดเร็วค้นหาพิเศษที่เรียกว่าหน่วยความจำที่เชื่อมโยงหรือการแปลมองกันบัฟเฟอร์ (TLBs)

ผลลัพธ์ (ไทย) 3:

ในโครงการนี้ทุกข้อมูล / การเข้าถึงต้องสองหน่วยความจำเข้าถึง . สำหรับหน้าโต๊ะและหนึ่งสำหรับข้อมูล / สอน .
สองหน่วยความจำเข้าถึงปัญหาจะสามารถแก้ไขได้โดยการใช้ฮาร์ดแวร์ค้นหาพิเศษรวดเร็วแคชเรียกว่าหน่วยความจำหรือแปลดูไว้บัฟเฟอร์ ( tlbs )