Performance improvement solely thro

Performance improvement solely through transistor scaling is becoming more and more difficult, thus it is increasingly common to see domain specific accelerators used in conjunc- tion with general purpose processors to achieve future perfor- mance goals. There is a serious drawback to accelerators, though: binary compatibility. An application compiled to uti- lize an accelerator cannot run on a processor without that ac- celerator, and applications that do not utilize an accelerator will neveruse it. To overcome this problem, we proposedecou- pling the instruction set architecture from the underlying ac- celerators. Computation to be accelerated is expressed using a processor’s baseline instruction set, and light-weight dynamic translation maps the representation to whatever accelerators are available in the system. In this paper, we describe the changes to a compilation framework and processor system needed to support this ab- straction for an important set of accelerator designs that sup- port innermost loops. In this analysis, we investigate the dy- namic overheads associated with abstraction as well as the static/dynamic tradeoffs to improve the dynamic mapping of loop-nests. Aspartoftheexploration,wealsoprovideaquanti- tative analysis of the hardware characteristics of effective loop accelerators. We conclude that using a hybrid static-dynamic compilation approach to map computation on to loop-levelac- celerators is an practical way to increase computation effi- ciency, without the overheads associated with instruction set modification.

ผลลัพธ์ (ไทย) 1:

ปรับปรุงประสิทธิภาพการทำงานแต่เพียงผู้เดียวผ่านทรานซิสเตอร์ขนาดเป็นเพิ่มเติม และเพิ่มเติม difficult ดังนั้นจึงขึ้นไปดูช่วย specific โดเมนที่ใช้ใน conjunc สเตรชันด้วยตัวประมวลผลวัตถุประสงค์ทั่วไปเพื่อให้บรรลุเป้าหมายในอนาคต perfor-mance แม้ว่ามีคืนเงินอย่างจริงจังจะช่วย : ความเข้ากันได้แบบไบนารี ประยุกต์รวบรวมส่วนที่ไม่สามารถเรียกใช้บนตัวประมวลผลโดยที่ ac-celerator เซ่ uti และโปรแกรมประยุกต์ที่ใช้ตัวเร่งจะ neveruse มัน เพื่อเอาชนะปัญหานี้ เรา proposedecou pling คำตั้งสถาปัตยกรรมจาก ac-celerators ต้น แสดงคำนวณถูกเร่งโดยใช้ชุดคำสั่งพื้นฐานของตัวประมวลผล และน้ำหนักเบาแบบไดนามิกแปลแผนที่แสดงการช่วยสิ่งมีอยู่ในระบบ ในเอกสารนี้ เราอธิบายการเปลี่ยนกรอบการคอมไพล์ และประมวลผลระบบการ straction ab นี้สำหรับชุดใบสำคัญเร่งออกแนะดื่มพอร์ตที่วนรอบ ในการวิเคราะห์นี้ เราตรวจสอบ dy - namic overheads สัมพันธ์ abstraction เป็นยืนยันคง/แบบไดนามิกเพื่อปรับปรุงการแมปแบบไดนามิกของลูปรัง Aspartoftheexploration, wealsoprovideaquanti - tative วิเคราะห์ของฮาร์ดแวร์ลักษณะของห่วงมีประสิทธิภาพช่วย เราสรุปว่า ใช้วิธีการแบบไดนามิกคงคอมไพล์ไฮบริต้องคำนวณระบบวน-levelac-celerators เป็นวิธีการเพิ่มการคำนวณ effi-ciency ไม่ มีค่าโสหุ้ยที่เกี่ยวข้องกับคำสั่งการตั้งค่า modification

ผลลัพธ์ (ไทย) 2:

ปรับปรุงประสิทธิภาพการทำงาน แต่เพียงผู้เดียวผ่านทรานซิสเตอร์ปรับเป็นมากขึ้นและยากที่มากขึ้นจึงเป็นเรื่องปกติท​​ี่จะเห็นเร่งคโดเมน speci ไฟที่ใช้ในศูนย์รวมที่มีหน่วยประมวลผลที่ใช้งานทั่วไปเพื่อให้บรรลุสมรรถภาพการทำงานเป้าหมายในอนาคต มีอุปสรรคอย่างร้ายแรงต่อการเร่ง แต่คือความเข้ากันได้ไบนารี โปรแกรมรวบรวมเพื่อ uti- Lize เร่งไม่สามารถทำงานบนหน่วยประมวลผลโดยไม่ต้องว่า celerator AC- และการใช้งานที่ไม่ได้ใช้คันเร่งจะ neveruse มัน ที่จะเอาชนะปัญหานี้เรา proposedecou- ปลิงสถาปัตยกรรมชุดคำสั่งจาก celerators AC- พื้นฐาน การคำนวณที่จะเร่งตัวขึ้นจะแสดงโดยใช้พื้นฐานชุดคำสั่งประมวลผลและมีน้ำหนักเบาแปลแบบไดนามิกแผนที่แสดงสิ่งที่เป็นตัวเร่งที่มีอยู่ในระบบ ในบทความนี้เราจะอธิบายการเปลี่ยนแปลงกรอบการรวบรวมและประมวลผลระบบจำเป็นในการสนับสนุน straction AB- นี้สำหรับชุดที่สำคัญของการออกแบบที่สนับสนุนการเร่งพอร์ตสุดลูป ในการวิเคราะห์นี้เราตรวจสอบค่าใช้จ่ายมิค dy- ที่เกี่ยวข้องกับสิ่งที่เป็นนามธรรมเช่นเดียวกับการคงที่ / สมดุลแบบไดนามิกเพื่อปรับปรุงการทำแผนที่แบบไดนามิกของห่วงรัง- Aspartoftheexploration, wealsoprovideaquanti- การวิเคราะห์เชิงของลักษณะของฮาร์ดแวร์เร่งห่วงที่มีประสิทธิภาพ เราสรุปได้ว่าการใช้วิธีการแบบคงที่แบบไดนามิกรวบรวมไฮบริดที่จะแมคำนวณเพื่อ celerators วง levelac- เป็นวิธีการปฏิบัติเพื่อเพิ่มการคำนวณ EF Fi- ciency โดยไม่มีค่าใช้จ่ายที่เกี่ยวข้องกับการเรียนการสอนชุด Modi ไฟไอออนบวก

ผลลัพธ์ (ไทย) 3:

การปรับปรุงประสิทธิภาพ แต่เพียงผู้เดียวผ่านทรานซิสเตอร์ปรับเป็นมากขึ้นจึงแยกศาสนาจึงเป็นเรื่องปกติมากขึ้นที่จะเห็นเมนกาจึง C เร่งใช้ใน conjunc - tion กับโปรเซสเซอร์ทั่วไปวัตถุประสงค์เพื่อบรรลุในอนาคต perfor - แมนส์ เป้าหมาย มีอุปสรรคที่ร้ายแรงที่จะเร่ง แม้ว่าความเข้ากันได้แบบไบนารีโปรแกรมคอมไพล์ UTI - lize เร่งไม่สามารถรันบนโปรเซสเซอร์ที่ AC - celerator และการใช้งานที่ไม่ใช้เร่งจะ neveruse . เพื่อเอาชนะปัญหานี้ เรา proposedecou - ปลิงการเรียนการสอนชุดสถาปัตยกรรมจากต้นแบบ AC - celerators . การคำนวณจะถูกเร่งจะแสดงการใช้ชุดคำสั่งของโปรเซสเซอร์พื้นฐานน้ำหนักเบาแบบไดนามิกและการแปลแผนที่ แทน ไม่ว่าเครื่องจะพร้อมใช้งานในระบบ ในบทความนี้เราจะอธิบายการเปลี่ยนแปลงกรอบรวบรวมและประมวลผลระบบต้องสนับสนุน straction AB - การตั้งค่าที่สำคัญในการเร่งงาน sup - ท่าเรือ ) ลูป ในการวิเคราะห์เราศึกษาดี้ - namic โสหุ้ยที่เกี่ยวข้องกับสิ่งที่เป็นนามธรรมเช่นเดียวกับสถิตพลวัต tradeoffs ปรับปรุงแผนที่แบบไดนามิกของลูปซ้อน aspartoftheexploration wealsoprovideaquanti , การวิเคราะห์ tative ของฮาร์ดแวร์ที่มีประสิทธิภาพลักษณะของห่วงเร่ง .เราสรุปได้ว่า การใช้วิธีการแบบไฮบริดคงรวบรวมแผนที่การคำนวณบนห่วง levelac - celerators เป็นวิธีปฏิบัติในการคำนวณจึงเพิ่มประสิทธิภาพ EF - ไม่มีโสหุ้ยที่เกี่ยวข้องกับการสอนชุด Modi จึงไอออนบวก