An input capture timer, like the on

An input capture timer, like the one shown in Figure 2, has a latch connected to the timer's count register. The timer is run at a constant clock rate (usually a derivative of the processor clock), so that the count register is constantly incrementing (or decrementing, for a down counter). An external signal latches the value of the free-running timer into the processor-visible register and generates an output signal (typically an interrupt).

ผลลัพธ์ (ไทย) 1:

การจับสัญญาณนาฬิกาจับเวลา เหมือนที่แสดงในรูปที่ 2 มีสลักเชื่อมต่อกับจำนวนของเวลาที่ลงทะเบียน เวลารันในอัตราคงนาฬิกา (มักจะเป็นอนุพันธ์ของนาฬิกาตัวประมวลผล), ให้อย่างต่อเนื่องมีการเพิ่มการลงทะเบียนจำนวน (หรือ decrementing สำหรับตัวนับลง) มีสัญญาณภายนอก latches ค่าของเวลาทำงานอิสระลงทะเบียนปรากฏตัวประมวลผล และสร้างสัญญาณออก (โดยทั่วไปการขัดจังหวะ)

ผลลัพธ์ (ไทย) 2:

จับเวลาจับการป้อนข้อมูลเช่นเดียวกับที่แสดงในรูปที่ 2 ที่มีการเชื่อมต่อกับสลักนับจับเวลาของการลงทะเบียน จับเวลาจะดำเนินการในอัตราที่คงที่นาฬิกา (ปกติอนุพันธ์ของนาฬิกาประมวลผล) เพื่อให้ลงทะเบียนนับอยู่ตลอดเวลาการเพิ่ม (หรือ decrementing สำหรับเคาน์เตอร์ลง) สัญญาณภายนอกสลักค่าของการตั้งเวลาการทำงานฟรีลงทะเบียนประมวลผลที่มองเห็นและสร้างสัญญาณ (ปกติขัดจังหวะ)

ผลลัพธ์ (ไทย) 3:

การป้อนข้อมูลการจับเวลา เหมือนที่แสดงในรูปที่ 2 มีกลอนประตูเชื่อมต่อกับลงทะเบียนนับเป็นนาฬิกาจับเวลา ตัวจับเวลาที่ใช้ในอัตราคงที่ ( นาฬิกาปกติเป็นอนุพันธ์ของหน่วยประมวลผลนาฬิกา ) เพื่อให้นับการลงทะเบียนอย่างต่อเนื่อง incrementing ( หรือ decrementing สำหรับลงเครื่อง )มีสัญญาณภายนอกสลักค่าของฟรีวิ่งจับเวลาในการประมวลผลได้ลงทะเบียน และจะสร้างสัญญาณ ( โดยปกติการขัดจังหวะ )