We defined another architecture whi

We defined another architecture which is composed of
three processors: Reneases processors (V850) where every
integrated core is just an image of the other. The
communication between them is assured by the use of a shared
memory where its address range is from 0x00000000 to
0x9fffffff. In this case, we consider one processor as a master
and the two others as slaves. The master writes a value in the
shared memory, gives the order to both slaves to do their tasks
and waits them to finish. Synchronization between processors
is ensured by flags.
We have also developed and tested several other
architectures that are composed of identical cores. In this way,
we insured that, by using OVPsim, we can instantiate any
number and type of identical cores with various architectural
choices.
B. Heterogeneous architectures with shared memory
OVP technology offers the possibility to make designs
composed of different IP cores. We present the simulation of
three heterogeneous architectures models.
We start by making a heterogeneous platform, the first
model, composed of an ARM7 and a MIPS32 processors, a
local memory for each core and a shared memory. The local
memory for both processors is from 0x00000000 to 0x9fffffff.
The shared memory is located from 0xa0000000 to 0xffffffff.
MIPS32 processor is a writer. Its application consists in
writing a number at the address 0xa0000000. The ARM7
processor is defined as a reader. Its application consists of
three tasks: Task 1 reads the written value, Task 2 calculates
the sum from 1 to the respective written number and Task 3
modifies the content of the address. Synchronization between
the processors is based on the algorithm of Peterson. Each
application should be cross-compiled for its target. For the
compilation as well as for the execution of the platform and
the application, we use the Minimal SYStem (MSYS). We can
get the number of executed instructions for both processors,
how components are connected and, at the end of the
simulation, a number of statistics is printed on the MSYS
window.
Figure 3 illustrates, the second model, the addition of
another type of processor: Renesas Processor (V850) to the
previous architecture.

ผลลัพธ์ (ไทย) 1:

เรากำหนดสถาปัตยกรรมอื่นซึ่งประกอบด้วย สามตัวประมวลผล: ตัวประมวลผล Reneases (V850) ที่ทุก ตัวหลักเป็นเพียงภาพของอื่น ๆ การ การสื่อสารระหว่างพวกเขาจะมั่นใจ โดยการใช้ของใช้ร่วมกัน หน่วยความจำที่จาก 0x00000000 การช่วงของที่อยู่ 0x9fffffff. ในกรณีนี้ เราพิจารณาตัวประมวลผลเดียวเป็นหลัก และสองคนอื่นเป็นทาส หลักการเขียนค่าในการ หน่วยความจำที่ใช้ร่วมกัน ใบสั่งให้ทาสทั้งการทำงานของพวกเขา และรอให้เสร็จสมบูรณ์ ซิงโครไนส์ระหว่างตัวประมวลผล จะได้รับ ด้วยค่าสถานะ นอกจากนี้เรายังมีพัฒนา และทดสอบอื่น ๆ อีกหลาย สถาปัตยกรรมที่ประกอบด้วยแกนเหมือนกัน ในวิธีนี้ เราประกันว่า โดย OVPsim เราสามารถสร้างอินสแตนซ์ใด ๆ จำนวนและชนิดของแกนเหมือนกับสถาปัตยกรรม การเลือก B. สถาปัตยกรรมต่างกันกับหน่วยความจำที่ใช้ร่วมกัน OVP เทคโนโลยีมีความเป็นไปได้ให้ออกแบบ ประกอบด้วยแกน IP แตกต่างกัน เรานำเสนอการจำลอง สามรุ่นก็ต่างกัน เราเริ่มต้น ด้วยการทำให้แพลตฟอร์มที่ต่างกัน ครั้งแรก แบบ ประกอบด้วย ARM7 เป็นโปรเซสเซอร์แบบ MIPS32 การ หน่วยความจำภายในสำหรับแต่ละหลักและหน่วยความจำที่ใช้ร่วมกัน ท้องถิ่น หน่วยความจำสำหรับการประมวลผลทั้งสองคือจาก 0x00000000 0x9fffffff หน่วยความจำใช้ร่วมกันยังห่างจาก 0xa0000000 การ 0xffffffff ประมวลผล MIPS32 เป็นนักเขียน การใช้งานประกอบด้วย เขียนตัวเลขที่อยู่ 0xa0000000 การ ARM7 ตัวประมวลผลถูกกำหนดเป็นอ่าน การใช้งานประกอบด้วย สามงาน: งาน 1 อ่านค่าเขียน คำนวณ 2 งาน ผลบวกจาก 1 การเขียนตัวเลขตามลำดับและ 3 งาน ปรับเปลี่ยนเนื้อหาของอยู่ ซิงโครไนส์ระหว่าง ตัวประมวลผลตามอัลกอริทึมของปิเตอร์สัน แต่ละ โปรแกรมประยุกต์ควรคอมไพล์ข้ามสำหรับเป้าหมาย สำหรับการ รวบรวมเป็นอย่างดีสำหรับการดำเนินการของแพลตฟอร์ม และ การประยุกต์ใช้ เราใช้ระบบน้อยที่สุด (MSYS) เราสามารถ ได้รับคำแนะนำการดำเนินการสำหรับการประมวลผลทั้งสอง จำนวน วิธีเชื่อมต่อคอมโพเนนต์ และ เมื่อสิ้นสุดการ จำลองสถานการณ์ สถิติจำนวนพิมพ์บน MSYS ในหน้าต่าง รูปที่ 3 แสดง รุ่นที่สอง การเพิ่ม อีกชนิดของตัวประมวลผล: ตัวประมวลผลเรเนซาส (V850) เพื่อการ สถาปัตยกรรมก่อนหน้านี้

ผลลัพธ์ (ไทย) 2:

เรากำหนดสถาปัตยกรรมอื่นซึ่งประกอบด้วย
สามหน่วยประมวลผล: Reneases โปรเซสเซอร์ (V850) ที่ทุก
หลักบูรณาการเป็นเพียงภาพของอื่น ๆ
สื่อสารระหว่างพวกเขาจะมั่นใจได้โดยการใช้ที่ใช้ร่วมกัน
ของหน่วยความจำที่ช่วงที่อยู่ของมันคือจาก 0x00000000 เพื่อ
0x9fffffff ในกรณีนี้เราจะพิจารณาเป็นหนึ่งในหน่วยประมวลผลหลัก
และอีกสองคนเป็นทาส ต้นแบบเขียนค่าลงใน
หน่วยความจำที่ใช้ร่วมกันจะช่วยให้การสั่งซื้อทั้งทาสในการทำงานของพวกเขา
และรอพวกเขาที่จะเสร็จสิ้น การประสานข้อมูลระหว่างตัวประมวลผล
คือมั่นใจโดยธง.
เรายังมีการพัฒนาและทดสอบอื่น ๆ อีกหลาย
สถาปัตยกรรมที่ประกอบด้วยแกนเหมือนกัน ด้วยวิธีนี้
เราได้รับการประกันว่าโดยใช้ OVPsim เราสามารถยกตัวอย่างใด ๆ
จำนวนและชนิดของแกนเหมือนกันกับสถาปัตยกรรมต่างๆ
ทางเลือก.
บี สถาปัตยกรรมที่แตกต่างกันกับหน่วยความจำที่ใช้ร่วมกัน
เทคโนโลยี OVP มีความเป็นไปได้เพื่อให้การออกแบบ
ประกอบด้วยแกน IP ที่แตกต่างกัน เรานำเสนอจำลอง
ที่แตกต่างกันสามรูปแบบสถาปัตยกรรม.
เราเริ่มต้นด้วยการเป็นแพลตฟอร์มที่แตกต่างกันเป็นครั้งแรก
รุ่นประกอบด้วยของ ARM7 และประมวลผล MIPS32 เป็น
หน่วยความจำภายในสำหรับแต่ละหลักและหน่วยความจำที่ใช้ร่วมกัน ท้องถิ่น
หน่วยความจำสำหรับการประมวลผลทั้งจาก 0x00000000 เพื่อ 0x9fffffff.
หน่วยความจำที่ใช้ร่วมกันตั้งอยู่ห่างจาก 0xa0000000 เพื่อ 0xffffffff.
ประมวลผล MIPS32 เป็นนักเขียน การประยุกต์ใช้ประกอบในการ
เขียนตัวเลขที่ 0xa0000000 อยู่ ARM7
ประมวลผลที่ถูกกำหนดให้เป็นผู้อ่าน การประยุกต์ใช้ประกอบด้วย
สามงาน: งาน 1 อ่านค่าเขียนงาน 2 คำนวณ
ผลรวมตั้งแต่วันที่ 1 ไปยังหมายเลขที่เขียนตามลำดับและงาน 3
ปรับเปลี่ยนเนื้อหาของที่อยู่ การประสานข้อมูลระหว่าง
หน่วยประมวลผลจะขึ้นอยู่กับขั้นตอนวิธีการของปีเตอร์สัน แต่ละ
แอพลิเคชันควรจะข้ามเรียบเรียงสำหรับเป้าหมาย สำหรับ
การสะสมเช่นเดียวกับการดำเนินการของแพลตฟอร์มและ
แอพลิเคชันที่เราใช้ระบบน้อยที่สุด (MSYS) เราสามารถ
ได้รับหมายเลขของคำแนะนำในการดำเนินการสำหรับการประมวลผลทั้งสอง
วิธีส่วนประกอบการเชื่อมต่อและในตอนท้ายของ
การจำลองตัวเลขสถิติจะพิมพ์อยู่บน MSYS
หน้าต่าง.
รูปที่ 3 แสดงให้เห็นถึงรูปแบบที่สองนอกเหนือจาก
ประเภทของผู้อื่น หน่วยประมวลผล: Renesas Processor (V850) เพื่อ
สถาปัตยกรรมก่อนหน้านี้

ผลลัพธ์ (ไทย) 3:

เรากำหนดสถาปัตยกรรมอีกซึ่งประกอบด้วย3 ) : reneases โปรเซสเซอร์ ( v850 ) ที่ทุกหลักบูรณาการ คือ ภาพ ของ อื่น ๆ ที่การสื่อสารระหว่างพวกเขาจะมั่นใจได้โดยการใช้ที่ใช้ร่วมกันความทรงจำที่ช่วงของที่อยู่จาก 0x00000000 เพื่อ0x9fffffff . ในกรณีนี้ เราพิจารณาแบบหนึ่งเป็นหลักและอีกสองที่เป็นทาส อาจารย์เขียนค่าในหน่วยความจำที่ใช้ร่วมกันเพื่อให้ทั้งทาสทำงานของพวกเขาและรอให้เสร็จสิ้น การประสานข้อมูลระหว่างโปรเซสเซอร์มั่นใจด้วยธงเราได้พัฒนาและทดสอบหลาย ๆสถาปัตยกรรมที่ประกอบด้วยแกนเหมือนกัน ในวิธีนี้เราประกัน โดยใช้การ ovpsim เราสามารถยกตัวอย่างประกอบใด ๆจำนวนและชนิดของแกนที่เหมือนกันกับสถาปัตยกรรมต่าง ๆตัวเลือกสถาปัตยกรรมข้อมูลกับหน่วยความจำที่ใช้ร่วมกัน .ovp เทคโนโลยีมีความเป็นไปได้ที่จะทำให้การออกแบบประกอบด้วยแกน IP ที่แตกต่างกัน เราเสนอการจำลองสามที่แตกต่างกันสถาปัตยกรรมแบบเราเริ่มต้นด้วยการทำให้แพลตฟอร์มที่แตกต่างกัน แรกรูปแบบประกอบด้วยของอาร์ม 7 และ mips32 โปรเซสเซอร์ ,หน่วยความจำท้องถิ่นแต่ละหลักและหน่วยความจำที่ใช้ร่วมกัน ท้องถิ่นหน่วยความจำสำหรับทั้งโปรเซสเซอร์จาก 0x00000000 เพื่อ 0x9fffffff .หน่วยความจำที่ใช้ร่วมกันอยู่ จาก 0xa0000000 เพื่อ 0xffffffff .mips32 ประมวลผลเป็นนักเขียน การประยุกต์ใช้ประกอบด้วยการเขียนตัวเลขที่อยู่ 0xa0000000 . ส่วนอาร์ม 7การประมวลผล หมายถึง เครื่องอ่าน การประยุกต์ใช้ ประกอบด้วยสามงาน : งานที่ 1 อ่านเขียนงาน 2 คำนวณค่าผลรวมจาก 1 ไป 2 และงานเขียนหมายเลข 3ปรับเปลี่ยนเนื้อหาของที่อยู่ การประสานระหว่างโปรเซสเซอร์จะขึ้นอยู่กับขั้นตอนวิธีของปีเตอร์สัน แต่ละใบสมัครควรจะข้ามรวบรวมสำหรับเป้าหมาย สำหรับรวบรวมเช่นเดียวกับการดำเนินการของแพลตฟอร์มและโปรแกรมที่เราใช้ระบบน้อยที่สุด ( msys ) เราสามารถได้รับหมายเลขของรันคำสั่งสำหรับโปรเซสเซอร์วิธีองค์ประกอบที่เชื่อมต่อกัน และที่ส่วนท้ายของจำลอง ตัวเลขสถิติพิมพ์บน msysหน้าต่างรูปที่ 3 แสดงให้เห็นถึง , แบบที่ 2 , เพิ่มประเภทของหน่วยประมวลผลอื่น : Renesas หน่วยประมวลผลกลาง ( v850 ) ไปที่สถาปัตยกรรมเก่า