17.7 An earlier version of the IBM

17.7 An earlier version of the IBM mainframe, the S/390 G4, used three levels of cache.As
with the z990, only the first level was on the processor chip [called the processor unit
(PU)]. The L2 cache was also similar to the z990. An L3 cache was on a separate chip
that acted as a memory controller, and was interposed between the L2 caches and the
memory cards. Table 17.4 shows the performance of a three-level cache arrangement
for the IBM S/390. The purpose of this problem is to determine whether the inclusion
of the third level of cache seems worthwhile. Determine the access penalty (average
number of PU cycles) for a system with only an L1 cache, and normalize that value to
1.0.Then determine the normalized access penalty when both an L1 and L2 cache are
used, and the access penalty when all three caches are used. Note the amount of
improvement in each case and state your opinion on the value of the L3 cache.

ผลลัพธ์ (ไทย) 1:

17.7 รุ่นก่อนหน้าของไอบีเอ็มเมนเฟรม S/390 g4 ใช้สามระดับของ cache.as
กับ z990 เพียงระดับแรกคือชิปประมวลผล [เรียกว่าหน่วยประมวลผล
(PU)] แคช L2 ก็ยังคล้ายกับ z990 แคช L3 คือ
ชิปแยกต่างหากที่ทำหน้าที่เป็นผู้ควบคุมหน่วยความจำและเป็น interposed ระหว่างแคช L2 และการ์ดหน่วยความจำ
ตารางที่ 174 แสดงให้เห็นถึงประสิทธิภาพการทำงานของสามระดับ
จัดแคชสำหรับ IBM S/390 วัตถุประสงค์ของปัญหานี้คือการตรวจสอบว่า
รวมของระดับที่สามของแคชดูเหมือนว่าคุ้มค่า กำหนดโทษการเข้าถึง (เฉลี่ยจำนวนรอบของการ
PU) สำหรับระบบที่มีเพียงแคช L1 และปกติค่าที่จะ
1.0.then กำหนดโทษการเข้าถึงปกติเมื่อทั้ง L1 และ L2 แคชเป็น
ที่ใช้และการเข้าถึงโทษเมื่อทั้งสามจะมีการใช้แคช ทราบจำนวนของการปรับปรุง
ในแต่ละกรณีของรัฐและความเห็นของคุณกับค่าของแคช L3

ผลลัพธ์ (ไทย) 2:

17.7 รุ่นเมนเฟรม IBM, G4 S/390 ใช้สามระดับของแคชเป็น
กับ z990 เฉพาะระดับแรกอยู่บนชิปประมวลผล [เรียก unit
(PU) ประมวลผล] แคช L2 ยังคล้ายกับ z990 มีแคช L3 อยู่บนชิปที่แยกต่างหาก
เนื่องตัวควบคุมหน่วยความจำ และถูก interposed ระหว่างแคช L2 และ
การ์ดหน่วยความจำ ตาราง 174 แสดงประสิทธิภาพของการจัดแคสามระดับ
สำหรับ IBM S/390 วัตถุประสงค์ของปัญหานี้คือการ กำหนดว่าการรวม
ของที่สาม ระดับของแคชดูจะคุ้มค่า กำหนดโทษเข้า (เฉลี่ย
จำนวนปูรอบ) สำหรับระบบที่มีเฉพาะ L1 แค และปกติค่าการ
1.0.Then กำหนดโทษเข้ามาตรฐานเมื่อมีแคช L1 และ L2
ใช้ และโทษเข้าเมื่อมีใช้แคชสามทั้งหมด หมายเหตุจำนวน
ปรับปรุงในแต่ละกรณี และระบุความเห็นของคุณกับค่าของแคช L3

ผลลัพธ์ (ไทย) 3:

17.7 รุ่นก่อนหน้านี้ของระดับเมนเฟรม IBM ที่ S / 390 G 4 ที่ใช้ทั้งสามระดับของแคชเป็น
พร้อมด้วย Z 990 เท่านั้นที่ระดับแรกเป็นในชิปโปรเซสเซอร์ที่[เรียกว่าชุดโปรเซสเซอร์
(ปู)] แคช L 2 ที่ยังเป็นเหมือนกับ Z 990 ได้ L 3 Cache ที่มีในชิปตัวแบบแยกพื้นที่
ซึ่งจะช่วยที่ทำหน้าที่เป็นคอนโทรลเลอร์หน่วยความจำและได้พูดแทรกขึ้นมาระหว่าง L 2 Cache และการ์ด
หน่วยความจำออก ตาราง 17 .4 จะแสดง ประสิทธิภาพ ของการจัดสูงสามระดับแคช
สำหรับ IBM S / 390 ได้ วัตถุประสงค์ของปัญหานี้คือการตรวจสอบว่าการรวม
ของระดับที่สามของแคชดูเหมือนจะคุ้มค่า กำหนดการเข้าถึงการปรับโทษ(เฉลี่ย
หมายเลขของปูรอบ)สำหรับระบบพร้อมด้วยเฉพาะที่ L 1 Cache ,และเข้าสู่ ภาวะ ปกติที่เป็น
1.0 .แล้วกำหนดโทษปรับให้สอดคล้องเข้าเมื่อทั้งคู่ที่ L 1 และ L 2 Cache เป็น
ใช้การเข้าใช้งานและการปรับโทษเมื่อสามแคชทั้งหมดได้ถูกนำมาใช้. โปรดบันทึกไว้ด้วยว่า:จำนวนของ
ซึ่งจะช่วยปรับปรุงในแต่ละกรณีและสถานะความเห็นของคุณบนความคุ้มค่าของ L 3 Cache