SolutionFor the flip-flop to operat

Solution
For the flip-flop to operate properly, there must be a PT on the EN input. While EN is high, the information on R and S caused the latch to set or reset. Then when EN transitions back to low, this information is retained in the latch. When this NT occurred, both R and S inputs were low (0), and thus there was no change of state. In other words, the value of Q at tine n + 1 is the same as it was at time n. Remember that time n occurs just before the NT on EN, and time n + 1, occurs just after the transition.
The logic diagrams shown in Fig. 8-12a and b illustrate two different methods for realizing a clocked RS flip-flop. Both realizations are widely used in medium- and large scale integrated circuits, and you will find them easy to recognize. You might like to examine the logic diagrams for and 54LS109 or a 54LS74, for instance.

ผลลัพธ์ (ไทย) 1:

โซลูชั่นฟลิปฟล็อปจะทำงานได้อย่างถูกต้อง มีต้องเป็น PT บนน้ำเข้า ในขณะที่น้ำสูง ข้อมูล R และ S เกิดสลักตั้ง หรือตั้งค่าใหม่ แล้วเมื่อน้ำเปลี่ยนไปต่ำ ข้อมูลนี้ถูกเก็บไว้ในสลัก เมื่อ NT นี้เกิดขึ้น อินพุต R และ S ได้ต่ำ (0), และดังนั้นจึง มีสถานะไม่เปลี่ยน ในคำอื่น ๆ ค่าของ Q ที่แพงกว่า n + 1 ได้เหมือนกันเหมือนเดิมเวลา n. จำ n เวลาที่เกิดขึ้นก่อน NT น้ำ และเวลา n + 1 เกิดขึ้นหลังการเปลี่ยนแปลง ตรรกะการสองวิธีสำหรับการตระหนักถึงเป็นฟลิปฟล็อป RS เวอร์คล็อกแสดงไดอะแกรมที่แสดงใน Fig. 8-12a และ b Realizations ทั้งสองใช้ในขนาดกลางและขนาดใหญ่รวมวงจร และคุณจะพบพวกเขาง่ายต่อการจดจำ คุณอาจต้องการตรวจสอบลอจิกไดอะแกรมสำหรับ และ 54LS109 หรือ 54LS74 ตัวอย่าง

ผลลัพธ์ (ไทย) 2:

โซลูชั่นสำหรับพลิกความล้มเหลวในการดำเนินงานอย่างถูกต้องจะต้องมี PT ในการป้อนข้อมูล EN
ในขณะที่อยู่ในระดับสูง EN ข้อมูลเกี่ยวกับ R และ S ที่เกิดสลักที่จะตั้งหรือตั้งค่า จากนั้นเมื่อ EN เปลี่ยนกลับไปต่ำข้อมูลนี้จะถูกเก็บไว้ในสลัก เมื่อ NT นี้เกิดขึ้นทั้งปัจจัยการผลิต R และ S อยู่ในระดับต่ำ (0) และทำให้มีการเปลี่ยนแปลงของรัฐไม่มี ในคำอื่น ๆ ค่าของ Q ที่ + 1 n ขวากหนามเป็นเช่นเดียวกับมันเป็นช่วงเวลา n จำ n เวลาที่เกิดขึ้นก่อน NT ใน EN และเวลาที่ n + 1, เกิดขึ้นหลังจากการเปลี่ยนแปลง.
แผนภาพตรรกะที่แสดงในรูป 8-12a และ B แสดงให้เห็นถึงวิธีการที่แตกต่างกันสองสำหรับตระหนักถึงอาร์เอสจิตพลิกล้มเหลว ความเข้าใจทั้งสองจะใช้กันอย่างแพร่หลายในระดับกลางและขนาดใหญ่วงจรรวมและคุณจะพบพวกเขาง่ายต่อการจดจำ คุณอาจต้องการที่จะตรวจสอบแผนภาพตรรกะและ 54LS109 หรือ 54LS74 ตัวอย่างเช่น

ผลลัพธ์ (ไทย) 3:

โซลูชั่นเพื่อการใช้งานอย่างถูกต้อง
ฟลิปฟล็อป ต้องมี PT บนในการป้อนข้อมูล ในขณะที่ EN สูง ข้อมูล R และ S ทำให้ลิ้นตั้งหรือตั้งค่าใหม่ แล้วพอเปลี่ยนกลับต่ำ และข้อมูลนี้ถูกเก็บไว้ในลัก เมื่อ NT เกิดขึ้น ทั้ง R และ S ปัจจัยการผลิตต่ำ ( 0 ) , และดังนั้นจึงไม่มีการเปลี่ยนแปลงของรัฐ ในคำอื่น ๆค่า Q ที่ไทน์ N 1 เป็นเหมือนกับเวลา . จำได้ N เกิดขึ้นก่อนที่ NT ใน en และเวลา n 1 เกิดขึ้นหลังการเปลี่ยนแปลง ลอจิกไดอะแกรมแสดงในรูป
8-12a และ B แสดงสองวิธีที่แตกต่างกันเพื่อการรู้ฟาดหัว อาร์เอสฟลิปฟล็อป . ทั้ง realizations ที่ใช้กันอย่างแพร่หลายในขนาดกลาง และขนาดใหญ่ รวมวงจรและคุณจะพบพวกเขาง่ายต่อการรับรู้ คุณอาจต้องการตรวจสอบลอจิกไดอะแกรมและ 54ls109 หรือ 54ls74 เช่น