In the following section, we define

In the following section, we define STT-RAM and SRAM
cache parameters at circuit-level. Section II describes details of
the write management policies which will be then evaluated in
Section III. Section IV reviews related work and Section VI
concludes the paper.

ผลลัพธ์ (ไทย) 1:

ในส่วนต่อไปนี้ เรากำหนด STT RAM SRAMแคพารามิเตอร์ในวงจรระดับ ส่วนที่สองอธิบายรายละเอียดของนโยบายการจัดการเขียนซึ่งจะมีประเมินแล้วในส่วนที่ III ส่วน IV รีวิวงานที่เกี่ยวข้องและส่วน VIสรุปกระดาษ

ผลลัพธ์ (ไทย) 2:

ในส่วนต่อไปเรากำหนด STT-RAM และ SRAM
พารามิเตอร์แคชในระดับวงจร ส่วนที่สองจะอธิบายรายละเอียดของนโยบายการจัดการการเขียนซึ่งจะได้รับการประเมินแล้วในส่วนที่สาม มาตราคิดเห็น IV งานที่เกี่ยวข้องและมาตรา VI สรุปกระดาษ

ผลลัพธ์ (ไทย) 3:

ในส่วนต่อไปนี้ เรากำหนด stt-ram และ SRAM
พารามิเตอร์แคชระดับวงจร ส่วนที่สองอธิบายถึงรายละเอียดของ
เขียนนโยบายการจัดการซึ่งจะแล้วประเมินในส่วนส่วนที่ III IV
รีวิวงานที่เกี่ยวข้องและมาตรา 6
สรุปกระดาษ