1. The achievable throughput of the

1. The achievable throughput of the various architectures from implementing
The DFT is to be estimated. To simplify their evaluation, it is assumed that the
delay characteristics of the multipliers and adders dominate and that the contributions
to the delay from other components such as registers and multiplexers
for example, are negligible in comparison. The delay of an n-bit ad-
tier is given to be n - T0 and that of an n X n-bit multiplier 3n – T0. The input
values and the coefficients are each given in component form with m bits bits.
The adder for accumulation is constructed such that the intermediate results
can be repesented with a maximum of 3mbit bits. The necessary reduction
to 3 m bit bit occurs via truncation.

a. the critical delays of a PE as in Figure 7.2.2 and of a butterfly PE as in
Figure 7.3.2 are to he calculated for the general case.

b. Which throughput can be achieved through use of one PE? The following
particular values are to be assumed:
mbit = 8, N= 64, T9 = 0.5 ns.

c. How much does the throughput increase through use of l-D arrays in
accordance with Figures 7.2.1, 7.3.5 and 7.3.10?

ผลลัพธ์ (ไทย) 1:

1.อัตราความเร็วที่ทำได้ของสถาปัตยกรรมต่าง ๆ จากการใช้DFT การที่จะประเมินได้ เพื่อให้ง่ายต่อการประเมินของพวกเขา มันจะสันนิษฐานที่การลักษณะความล่าช้าของตัวคูณและ adders ครองและผลงานการหน่วงเวลาจากส่วนประกอบอื่น ๆ เช่นการลงทะเบียนและตัวตัวอย่าง มีเล็กน้อยในการเปรียบเทียบ ใช้เวลาในการโฆษณาเป็น n บิต-เทียร์ให้ n - ที่เป็น n X n บิตคูณ 3 คืน – t 0 t 0 และ การป้อนข้อมูลค่าและสัมประสิทธิ์แต่ละได้ในแบบฟอร์มประกอบด้วย m บิตบิตบวกสำหรับสะสมมีโครงสร้างดังกล่าวที่ส่งผลระดับกลางrepesented ที่สุดของ 3mbit บิตได้ การลดความจำเป็นม. 3 บิตเกิดขึ้นผ่านการตัดคำก.ความล่าช้าที่สำคัญ ของ PE ในรูป 7.2.2 และผีเสื้อ PE ในรูป 7.3.2 มีที่เขาคำนวณสำหรับกรณีทั่วไปข.ซึ่งอัตราความเร็วสามารถทำได้ ด้วยการใช้ PE ที่หนึ่ง ต่อไปนี้ เฉพาะค่าจะสันนิษฐาน: mbit = 8, N = 64, T9 = 0.5 nsค.เท่าใดอัตราความเร็วเพิ่มขึ้นผ่านการใช้อาร์เรย์ l D ใน ตาม ด้วยตัวเลข 7.2.1, 7.3.5 และ 7.3.10

ผลลัพธ์ (ไทย) 2:

1. ผ่านการประสบความสำเร็จของสถาปัตยกรรมต่าง ๆ จากการดำเนินการ
ผิวเผินคือการถูกประเมิน เพื่อให้ง่ายต่อการประเมินผลของพวกเขาก็จะสันนิษฐานว่า
ลักษณะความล่าช้าของการคูณและงูครองและผลงานที่
ล่าช้าจากองค์ประกอบอื่น ๆ เช่นการลงทะเบียนและ multiplexers
เช่นมีเพียงเล็กน้อยในการเปรียบเทียบ ความล่าช้าของ N-bit คลิป
ชั้นจะได้รับจะเป็น n - T0 และที่ของ n X n บิตคูณ 3N - T0 การป้อนข้อมูล
และค่าสัมประสิทธิ์จะได้รับในแต่ละรูปแบบองค์ประกอบที่มี M บิตบิต.
Adder สำหรับการสะสมมีการก่อสร้างดังกล่าวว่าผลกลาง
สามารถ repesented สูงสุดของบิต 3mbit การลดความจำเป็น
ที่จะบิตบิต 3 เมตรเกิดขึ้นผ่านการตัด. ความล่าช้าที่สำคัญของ PE เช่นเดียวกับในรูปที่ 7.2.2 และของผีเสื้อ PE เช่นเดียวกับในรูปที่ 7.3.2 เพื่อเขาคำนวณสำหรับกรณีทั่วไป. B ซึ่งผ่านสามารถทำได้ผ่านการใช้งานของหนึ่ง PE? ต่อไปนี้ค่าโดยเฉพาะอย่างยิ่งจะได้รับการสันนิษฐานว่า: . Mbit = 8, N = 64, T9 = 0.5 NS C เท่าไหร่ผ่านเพิ่มขึ้นผ่านการใช้อาร์เรย์ lD ในสอดคล้องกับตัวเลข 7.2.1, 7.3.5 และ 7.3.10?

ผลลัพธ์ (ไทย) 3:

1 . ที่ได้จากการใช้อัตราความเร็วของสถาปัตยกรรมต่าง ๆส่วนนี้เป็นประมาณ เพื่อลดความซับซ้อนของการประเมิน ก็สันนิษฐานว่าล่าช้าลักษณะของคูณและเพิ่มเติมครองและการเขียนการหน่วงเวลาจากส่วนประกอบอื่น ๆเช่น รีจิสเตอร์และมัลติเพล็กเซอร์ตัวอย่างเช่นเป็นเล็กน้อยในการเปรียบเทียบ ความล่าช้าของ n-bit - โฆษณาชั้นจะให้ถูก - t0 และของ n-bit n x ตัวคูณ 3N - t0 . ใส่ส่วนค่า ) ระบุในแบบฟอร์มด้วยส่วนประกอบแต่ละบิตบิตนี้สำหรับการสร้างดังกล่าวว่าผลปานกลางสามารถ repesented ที่มีสูงสุดของ 3mbit บิต ลดที่จําเป็น3 บิตบิต M เกิดขึ้นผ่านการตัดเป็นท่อนๆ1 . มีความล่าช้าของ PE เป็นในรูป 7.2.2 และผีเสื้อ PE เป็นในรูป 7.3.2 คือ เขาคำนวณสำหรับกรณีทั่วไปB . ซึ่งสามารถทำได้โดยการใช้ระบบหนึ่ง PE ? ต่อไปนี้โดยเฉพาะค่านิยมที่จะสันนิษฐานว่า :เมกะบิต = 8 , N = 64 , T9 = 0.5 นว .C . เท่าไหร่อัตราความเร็วเพิ่มขึ้นผ่านการใช้ l-d อาร์เรย์ในสอดคล้องกับตัวเลข 7.2.1 7.3.5 7.3.10 , และ ?