In many systems, more than one leve

In many systems, more than one level of the memory hierarchy is implemented as a cache, as shown in fig8 When this is done, it is most common for the first level cache (the one closest to the processor) to be implemented as separate instruction and data caches, while other levels are implemented as unified caches. This gives the processor the additional bandwidth provided by a Harvard architecture at the top level of the memory system, while simplifying the design of the lower levels. For a multilevel cache to significantly improve the average memory access time of a system, each level must have a significantly larger capacity than the a level above it in the hierarchy, because the locality of reference seen by each level decreases as one gets deeper in the hierarchy. (Requests to recently referenced data are handled by the upper levels of the memory system, so requests that make it to the lower levels tend to be more widely distributed across the address space.) Caches with larger capacities tend to be slower, so the speed benefit of separate instruction and data caches is not as significant in lower levels of the memory hierarchy, another argument in favor of using unified caches for these levels.

ผลลัพธ์ (ไทย) 1:

ในหลายระบบ มากกว่าหนึ่งระดับของลำดับชั้นหน่วยความจำจะถูกนำมาใช้เป็นแค ดังที่แสดงใน fig8 เมื่อทำเช่นนี้ ได้ทั่วในแคชในระดับแรก (หนึ่งใกล้เคียงกับตัวประมวลผล) ที่จะปฏิบัติเป็นการแยกคำสั่งและข้อมูลแคช ในขณะที่ระดับอื่น ๆ จะดำเนินการเป็นการรวมแคช ซึ่งทำให้ตัวประมวลผลโดยสถาปัตยกรรมฮาร์วาร์ดที่สุดของระบบหน่วยความจำ ขณะให้การออกแบบของระดับต่ำกว่าแบนด์วิธเพิ่มเติม สำหรับแคหลายระดับเพื่อเพิ่มเวลาการเข้าถึงเฉลี่ยหน่วยความจำของระบบอย่างมีนัยสำคัญ แต่ละระดับต้องมีกำลังการผลิตขนาดใหญ่อย่างมีนัยสำคัญมากกว่าการได้ระดับนั้นในลำดับชั้น เนื่องจากท้องถิ่นอ้างอิงเห็น โดยแต่ละระดับลดลงเป็นหนึ่งได้ลึกในลำดับชั้น (ขอข้อมูลอ้างอิงล่าสุดจัดการ โดยระดับสูงสุดของระบบหน่วยความจำ เพื่อร้องขอที่ให้ระดับล่างมักจะขวางกระจายทั่วพื้นที่อยู่) แคช มีกำลังการผลิตขนาดใหญ่มีแนวโน้มช้า ดังนั้นประโยชน์ของความเร็วของแคชคำสั่งและข้อมูลที่แยกต่างหากที่สำคัญในระดับล่างของลำดับชั้นหน่วยความจำ อาร์กิวเมนต์อื่นสามารถใช้แคชรวมระดับเหล่านี้

ผลลัพธ์ (ไทย) 2:

ในระบบอื่น ๆ อีกกว่าหนึ่งระดับของลำดับชั้นหน่วยความจำถูกนำมาใช้เป็นแคชดังแสดงใน fig8 เมื่อนี้จะทำมันเป็นเรื่องธรรมดามากที่สุดสำหรับการแคชระดับแรก (หนึ่งใกล้กับโปรเซสเซอร์) ที่จะนำมาใช้เป็นคำสั่งที่แยกต่างหาก และแคชข้อมูลในขณะที่ระดับอื่น ๆ จะถูกนำมาใช้เป็นแคชแบบครบวงจร นี้จะช่วยให้การประมวลผลแบนด์วิดท์ที่เพิ่มขึ้นโดยสถาปัตยกรรมฮาร์วาร์ที่ระดับบนสุดของระบบหน่วยความจำในขณะที่ลดความซับซ้อนของการออกแบบในระดับล่าง สำหรับแคชหลายระดับอย่างมีนัยสำคัญในการปรับปรุงหน่วยความจำเฉลี่ยเวลาในการเข้าถึงของระบบในแต่ละระดับจะต้องมีกำลังการผลิตขนาดใหญ่อย่างมีนัยสำคัญกว่าระดับดังกล่าวข้างต้นไว้ในลำดับชั้นเพราะบ้านใกล้เรือนเคียงของการอ้างอิงมองเห็นได้โดยแต่ละระดับจะลดลงเป็นหนึ่งได้รับลึกลงไปใน ลำดับชั้น (ขอข้อมูลอ้างอิงเมื่อเร็ว ๆ นี้ได้รับการจัดการโดยระดับบนของระบบหน่วยความจำเพื่อให้การร้องขอที่ทำให้มันเป็นระดับที่ต่ำกว่ามีแนวโน้มที่จะมากขึ้นกระจายอยู่ทั่วไปในพื้นที่ที่อยู่.) แคชมีความจุขนาดใหญ่มีแนวโน้มที่จะชะลอตัวลงดังนั้นความเร็ว ประโยชน์ของการเรียนการสอนที่แยกต่างหากและแคชข้อมูลที่ไม่เป็นความสำคัญในระดับล่างของลำดับชั้นของหน่วยความจำที่โต้แย้งในความโปรดปรานของการใช้แคชแบบครบวงจรสำหรับระดับเหล่านี้อีก

ผลลัพธ์ (ไทย) 3:

ในระบบหลายระบบ มากกว่าหนึ่งระดับของลำดับขั้นของหน่วยความจำจะใช้เป็นแคช ดังแสดงใน fig8 เมื่อนี้จะทำ มันเป็นเรื่องธรรมดามากที่สุดสำหรับแคชระดับแรก ( หนึ่งใกล้ processor ) เพื่อใช้แยกการสอนและข้อมูลแคช ในขณะที่ระดับอื่นๆ จะใช้เป็นแบบแคช .นี้จะช่วยให้การประมวลผลเพิ่มเติม แบนด์วิดธ์โดยสถาปัตยกรรมฮาร์วาร์ดที่ระดับบนสุดของระบบหน่วยความจำ ในขณะที่ลดความซับซ้อนของการออกแบบในระดับล่าง สำหรับแคชหลายระดับเพื่อปรับปรุงหน่วยความจำเข้าถึงโดยเวลาของระบบในแต่ละระดับจะต้องมีความจุมากมีขนาดใหญ่กว่าระดับเหนือในลำดับชั้นเพราะส่วนอ้างอิงเห็นลดลงในแต่ละระดับเป็นหนึ่งได้รับลึกในลำดับขั้น ( ขออ้างอิงข้อมูลนี้ได้รับการจัดการโดยระดับบนของระบบหน่วยความจำ ดังนั้น ขอให้มันระดับล่างมักจะเป็นอย่างกว้างขวางมากขึ้นกระจายทั่วที่อยู่พื้นที่ ) แคชที่มีความจุขนาดใหญ่มีแนวโน้มจะช้าลงดังนั้นประโยชน์ของการแยกและความเร็วข้อมูลแคชไม่สําคัญในระดับล่างของลำดับขั้นของหน่วยความจำ อาร์กิวเมนต์อื่นในความโปรดปรานของ Unified แคชระดับเหล่านี้