We craft our design and power manag

We craft our design and power management mechanisms starting from the physical
implementation of a uniform cache architecture [Muralimanohar et al. 2009; Thoziyoor
et al. 2007; Balasubramonian et al. 2011; Kurd et al. 2010; Rusu et al. 2009; George
et al. 2007]. This allows us to balance power reduction with area overhead. Figure 3
shows the cache organization along with a section of an SRAM subarray in a four-way
cache. Data and tag arrays are designed in the same fashion, with a tag array acting
similarly to a data array with much smaller line sizes. A uniform cache consists of
several smaller subarrays of SRAM cells, shown as squares in Figure 3(a), in order to
optimize the total wire RC delay and improve energy. An H-tree design [Muralimanohar
et al. 2009; Thoziyoor et al. 2007; Balasubramonian et al. 2011], labeled “data out” on
ACM Transactions on Architecture and Code Optimization, Vol. 12, No. 2, Article 17, Publication date: July 2015.
17:4 H.-Y. Cheng et al.
the figure, provides equal wiring distance to all subarrays in the cache. Typically, a
cache access places an entire set of data in one global row; that is, the set spans
multiple subarrays in the horizontal direction, highlighted in gray. Furthermore, the
bits of each way can be interleaved at the bit level, resulting in less wiring needed on
each subarray output, designated by the black cache line striped across all four gray
subarrays. The bit-interleaved design can also help to improve reliability [Kim et al.
2007; Rusu et al. 2006] and thermal efficiency [John et al. 2005; Hu et al. 2008]. If
the subblock predecoding technique is employed, each cache access can be limited to a
particular subarray to further reduce the dynamic power [John et al. 2005; Hu et al.
2008]. At the die layout level, the bitlines providing way data run perpendicular to the
wordlines (WL) selecting data as well as the power (Vdd) and ground (gnd) rails, as
shown in Figure 3(b

ผลลัพธ์ (ไทย) 1:

เราหัตถกรรมของเราออกแบบและอำนาจบริหารกลไกเริ่มต้นจริงดำเนินงานของสถาปัตยกรรมรูปแค [Muralimanohar et al. 2009 Thoziyoorร้อยเอ็ด al. 2007 Balasubramonian et al. 2011 Al. ร้อยเอ็ด Kurd 2010 Rusu et al. 2009 จอร์จร้อยเอ็ด al. 2007] ให้สมดุลลดใช้พลังงาน ด้วยการตั้งค่าใช้จ่ายในการ รูปที่ 3แสดงองค์กรแคกับส่วนของการ subarray SRAM แบบ 4แคช ออกแบบในแฟชั่นเดียว กับทำหน้าที่เป็นแท็กอาร์เรย์อาร์เรย์ข้อมูลและป้ายคล้ายกับอาร์เรย์ข้อมูลมีขนาดเส้นเล็กลงมาก แครูปประกอบด้วยsubarrays เล็กหลายของ SRAM เซลล์ แสดงเป็นสี่เหลี่ยมในรูป 3(a) เพื่อปรับการหน่วงเวลาการรวมสาย RC และเพิ่มพลังงาน แบบ H-ทรี [Muralimanoharร้อยเอ็ด al. 2009 Thoziyoor et al. 2007 Balasubramonian et al. 2011], ชื่อ "ข้อมูลออก" บนบัญชีพลอากาศสถาปัตยกรรมและปรับรหัส ปี 12 หมายเลข 2, 17 บทความ เผยแพร่วัน: 2015 กรกฎาคม17:4 H. Y เช็ง et alรูป มีสายเท่าห่างจาก subarrays ทั้งหมดในแคช โดยปกติ เป็นแคเข้าทำเป็นชุดทั้งหมดของข้อมูลในหนึ่งแถวโลก นั่นคือ การครอบคลุมของชุดsubarrays หลายในทิศทางแนวนอน เน้นเป็นสีเทา นอกจากนี้ การบิตของแต่ละวิธีสามารถเป็นแผนที่ระดับบิต ในสายน้อยในแต่ละผลผลิต subarray กำหนดบรรทัดดำแคลายข้ามสี่เทาทั้งหมดsubarrays การออกแบบแผนที่บิตยังสามารถช่วยปรับปรุงความน่าเชื่อถือ [Kim et al2007 Rusu et al. 2006] และประสิทธิภาพเชิงความร้อน [จอห์นเอ็ด al. 2005 Hu et al. 2008] หากจ้าง subblock predecoding เทคนิค สามารถจำกัดการเข้าถึงแต่ละแคเป็นsubarray เฉพาะต่อ ลดพลังไดนามิก [จอห์นเอ็ด al. 2005 Hu et al2008] การรันตั้งฉากระดับตายเค้า bitlines ที่ให้ข้อมูลวิธีการwordlines (WL) การเลือกข้อมูลเป็นพลังงาน (Vdd) และดิน (gnd) ราง เป็นแสดงในรูป 3 (b

ผลลัพธ์ (ไทย) 2:

เราฝีมือการออกแบบและกลไกการจัดการพลังงานของเราเริ่มต้นจากทางกายภาพการดำเนินงานของสถาปัตยกรรมแคชเครื่องแบบ [Muralimanohar et al,
2009; Thoziyoor
et al, 2007; Balasubramonian et al, 2011; เคิร์ดและอัล 2010; Rusu et al, 2009;
จอร์จเอตอัล 2007] นี้ช่วยให้เราเพื่อความสมดุลของการลดค่าใช้จ่ายไฟฟ้าที่มีพื้นที่ รูปที่ 3
แสดงให้เห็นว่าองค์กรแคชพร้อมกับส่วนของ subarray SRAM
ในสี่วิธีแคช ข้อมูลและอาร์เรย์แท็กได้รับการออกแบบในรูปแบบเดียวกันกับอาร์เรย์แท็กทำหน้าที่คล้าย ๆ กับอาร์เรย์ข้อมูลที่มีขนาดเส้นขนาดเล็กมาก
แคชเครื่องแบบประกอบด้วย
subarrays เล็ก ๆ ของเซลล์ SRAM ที่แสดงเป็นสี่เหลี่ยมในรูปที่ 3 (ก)
ในการที่จะเพิ่มประสิทธิภาพการล่าช้าRC ลวดรวมและปรับปรุงการใช้พลังงาน การออกแบบ H-ต้นไม้ [Muralimanohar
et al, 2009; Thoziyoor et al, 2007; Balasubramonian et al, 2011] ระบุว่า "ข้อมูลออก" ในการทำธุรกรรม ACM บนสถาปัตยกรรมและการเพิ่มประสิทธิภาพรหัสฉบับ
12 ฉบับที่ 2 ข้อที่ 17 วันที่ตีพิมพ์: กรกฎาคม 2015
17: 4 H.-Y. Cheng et al.
รูปที่มีระยะการเดินสายไฟเท่ากับ subarrays ทั้งหมดในแคช
โดยปกติแล้วการเข้าถึงแคชสถานที่ทั้งชุดของข้อมูลในแถวที่หนึ่งของโลก; ว่ามีชุดที่ครอบคลุม
subarrays หลายในแนวนอนที่เน้นในสีเทา นอกจากนี้บิตของแต่ละวิธีสามารถบรรณนิทัศน์ในระดับบิตที่มีผลในการเดินสายไฟที่จำเป็นน้อยลงในแต่ละผลผลิตsubarray กำหนดโดยเส้นสีดำลายแคชทั่วทั้งสี่สีเทาsubarrays การออกแบบอินเตอร์บิตนอกจากนี้ยังสามารถช่วยในการปรับปรุงความน่าเชื่อถือ [คิม et al. 2007; Rusu et al, 2006] และประสิทธิภาพเชิงความร้อน [จอห์นอัลเอต 2005; Hu et al, 2008] ถ้าเทคนิค subblock predecoding เป็นลูกจ้างเข้าถึงแคชแต่ละคนสามารถถูก จำกัด ให้ subarray โดยเฉพาะอย่างยิ่งเพื่อลดการใช้พลังงานแบบไดนามิก [จอห์นอัลเอต 2005; Hu et al. 2008] ในระดับรูปแบบการตาย bitlines ให้ข้อมูลทางวิ่งตั้งฉากกับwordlines (WL) เลือกข้อมูลเช่นเดียวกับการจ่ายไฟ (Vdd) และพื้นดิน (GND) รางขณะที่แสดงในรูปที่3 (ข

ผลลัพธ์ (ไทย) 3:

เราฝีมือการออกแบบและกลไกการจัดการพลังงานเริ่มจากทางกายภาพ
ใช้สถาปัตยกรรม [ แคชชุด muralimanohar et al . 2009 ; thoziyoor
et al . 2007 ; balasubramonian et al . 2011 ; - เคิด et al . 2010 ; rusu et al . 2009 ; จอร์จ
et al . 2007 ] นี้ช่วยให้เราสามารถลดค่าใช้จ่ายพลังงานสมดุลกับพื้นที่ รูปที่ 3
แสดงแคชองค์กรพร้อมกับส่วนของ SRAM ในทาง subarray
แคช ข้อมูลแท็กและอาร์เรย์ได้รับการออกแบบในแบบเดียวกันกับแท็กเรย์ทำท่า
คล้ายกับอาร์เรย์ข้อมูลที่มีขนาดเล็กมากเส้นขนาด แคชชุดประกอบด้วย
ขนาดเล็กหลาย subarrays ของ SRAM เซลล์ดังแสดงในรูปที่ 3 ( สี่เหลี่ยม ) เพื่อเพิ่มประสิทธิภาพรวมลวด RC
ล่าช้าและเพิ่มพลังงานการออกแบบ [ h-tree muralimanohar
et al . 2009 ; thoziyoor et al . 2007 ; balasubramonian et al . 2011 ] ระบุว่า " ข้อมูล " ใน
พลอากาศเอกธุรกรรมบนสถาปัตยกรรมและรหัสการเพิ่มประสิทธิภาพ , ปีที่ 12 , ฉบับที่ 2 , มาตรา 17 , วันที่เผยแพร่ : กรกฎาคม 2015 .
17 : 4 ชั่วโมง - วาย เฉิง et al .
รูป มีระยะห่างเท่ากัน เพื่อเดินสาย subarrays ทั้งหมดในแคช โดยปกติ ,
แคชเข้าถึงสถานที่ทั้งชุดของข้อมูลในแถวหนึ่งของโลก นั่นคือ ชุดขยาย
หลาย subarrays ในทิศทางแนวนอนเน้นสีเทา นอกจากนี้
บิตของแต่ละวิธีสามารถอัดในระดับบิต ส่งผลให้สายไฟน้อยกว่าความต้องการ
แต่ละ subarray ผลผลิต กำหนดโดยเส้นลายสีดำแคชทั้งสี่ subarrays สีเทา

บิตอัดการออกแบบยังสามารถช่วยปรับปรุงความน่าเชื่อถือ [ Kim et al .
2007 ; rusu et al . [ 2006 ] และประสิทธิภาพความร้อนจอห์น et al . 2005 ; Hu et al . 2008 ] ถ้า subblock
predecoding เทคนิคในแต่ละแคช Access สามารถถูก จำกัด ให้ใช้
subarray เฉพาะเพื่อลดไดนามิกไฟฟ้า [ จอห์น et al . 2005 ; Hu et al .
) ] ที่ตายแบบระดับการ bitlines การให้ข้อมูลทางวิ่งตั้งฉากกับ
wordlines ( WL ) เลือกข้อมูลตลอดจนพลัง ( VDD ) และกราวด์ ( GND ) รางเป็น
แสดงในรูปที่ 3 ( B