Construction and Use of Linear Regr

Construction and Use of Linear Regression Models for Processor Performance
Analysis

Processor architects have a challenging task of evaluating
a large design space consisting of several interacting
parameters and optimizations. In order to assist architects
in making crucial design decisions, we build linear
regression models that relate processor performance to
micro-architectural parameters, using simulation based experiments.
We obtain good approximate models using an
iterative process in which Akaike’s information criteria is
used to extract a good linear model from a small set of
simulations, and limited further simulation is guided by the
model using D-optimal experimental designs. The iterative
process is repeated until desired error bounds are achieved.
We used this procedure to establish the relationship of the
CPI performance response to 26 key micro-architectural
parameters using a detailed cycle-by-cycle superscalar processor
simulator. The resulting models provide a signifi-
cance ordering on all micro-architectural parameters and
their interactions, and explain the performance variations
of micro-architectural techniques

ผลลัพธ์ (ไทย) 1:

ก่อสร้างและใช้แบบจำลองถดถอยเชิงเส้นสำหรับประสิทธิภาพตัวประมวลผลวิเคราะห์สถาปนิกตัวประมวลผลมีงานท้าทายของการประเมินพื้นที่ออกแบบขนาดใหญ่ที่ประกอบด้วยการโต้ตอบต่าง ๆพารามิเตอร์และเพิ่มประสิทธิภาพ เพื่อช่วยสถาปนิกในการออกแบบที่สำคัญในการตัดสินใจ เราสร้างเส้นแบบจำลองถดถอยที่เกี่ยวข้องกับประสิทธิภาพของตัวประมวลผลการสถาปัตยกรรมไมโครพารามิเตอร์ ใช้การจำลองการทดลองเรารับดีโดยประมาณโดยใช้รูปแบบการกระบวนการซ้ำในเงื่อนไขรายละเอียดที่ Akaikeใช้ในการแยกแบบเชิงเส้นที่ดีจากชุดเล็กจำลอง และการจำลองการจำกัดจะแนะนำโดยรูปแบบที่ใช้ออกแบบทดลอง D เหมาะสม การซ้ำกระบวนการจะถูกทำซ้ำจนกว่าข้อผิดพลาดที่ระบุขอบเขตทำได้เราใช้ขั้นตอนนี้เพื่อสร้างความสัมพันธ์ของการตอบประสิทธิภาพ CPI คีย์สถาปัตยกรรมไมโคร 26พารามิเตอร์ที่ใช้ตัวประมวลผล superscalar วงจรตามวงจรโดยละเอียดจำลอง รูปแบบผลลัพธ์ให้ความเป็น-cance สั่งบนสถาปัตยกรรมไมโครพารามิเตอร์ทั้งหมด และการโต้ตอบ และอธิบายรูปแบบประสิทธิภาพเทคนิคสถาปัตยกรรมไมโคร

ผลลัพธ์ (ไทย) 2:

การก่อสร้างและการใช้เชิงเส้นถดถอยรุ่นเพื่อให้มีประสิทธิภาพการประมวลผลการวิเคราะห์สถาปนิกประมวลผลมีงานที่ท้าทายในการประเมินพื้นที่การออกแบบที่มีขนาดใหญ่ประกอบด้วยหลายปฏิสัมพันธ์พารามิเตอร์และการเพิ่มประสิทธิภาพ เพื่อที่จะช่วยให้สถาปนิกในการตัดสินใจการออกแบบที่สำคัญเราสร้างเชิงเส้นแบบถดถอยที่เกี่ยวข้องกับประสิทธิภาพของโปรเซสเซอร์จะพารามิเตอร์ไมโครสถาปัตยกรรมโดยใช้สถานการณ์จำลองตามการทดลอง. เราได้รับรูปแบบตัวอย่างที่ดีโดยใช้กระบวนการซ้ำซึ่งในเกณฑ์ที่ข้อมูล Akaike จะใช้ในการแยก แบบจำลองเชิงเส้นที่ดีจากชุดเล็ก ๆ ของการจำลองและการจำลองจำกัด ต่อไปจะแนะนำโดยรูปแบบการออกแบบการทดลองโดยใช้D-ที่ดีที่สุด ซ้ำขั้นตอนซ้ำจนกว่าขอบเขตข้อผิดพลาดที่ต้องการจะประสบความสำเร็จ. เราใช้ขั้นตอนนี้เพื่อสร้างความสัมพันธ์ของการตอบสนองต่อประสิทธิภาพการทำงานของดัชนีราคาผู้บริโภคที่สำคัญถึง 26 ไมโครสถาปัตยกรรมพารามิเตอร์โดยใช้รายละเอียดรอบโดยรอบการประมวลผลsuperscalar จำลอง รุ่นส่งผลให้ signifi- สั่งซื้อนัยในพารามิเตอร์ทั้งหมดไมโครสถาปัตยกรรมและปฏิสัมพันธ์ของพวกเขาและอธิบายรูปแบบการปฏิบัติงานของเทคนิคไมโครสถาปัตยกรรม

ผลลัพธ์ (ไทย) 3:

การสร้างและการใช้สมการถดถอยแบบจำลองสำหรับการวิเคราะห์ประมวลผลการแสดง

) สถาปนิกมีภารกิจท้าทายของการประเมิน
ขนาดใหญ่การออกแบบพื้นที่ประกอบด้วยหลายโต้ตอบ
พารามิเตอร์และการเพิ่มประสิทธิภาพ เพื่อช่วยในการตัดสินใจออกแบบสถาปนิก

การถดถอยเชิงเส้น ที่สำคัญ เราสร้างแบบจำลองที่เกี่ยวข้องกับงานสถาปัตยกรรมโปรเซสเซอร์

ค่าไมโครจากการทดลองโดยใช้การจำลอง .
เราได้รับรุ่นโดยประมาณดีใช้
ซ้ำกระบวนการซึ่งเคราะห์ข้อมูลเกณฑ์
ใช้สารสกัดจากแบบอย่างที่ดี โดยตรงจากชุดเล็ก
จำลองและการจำลองเพิ่มเติม จำกัด เป็นแนวทางโดย
แบบการออกแบบการทดลอง d-optimal . กระบวนการซ้ำซ้ำจนเกิดขอบเขตที่ต้องการ

มีความเราใช้กระบวนการนี้ เพื่อสร้างความสัมพันธ์ของ
CPI ประสิทธิภาพตอบสนอง 26 กุญแจไมโครสถาปัตยกรรม
พารามิเตอร์โดยใช้วงจรรายละเอียดโดยรอบซูเปอร์สเกลาร์ประมวลผล
จำลอง ส่งผลให้รูปแบบให้ signifi -
มะเร็งสั่งพารามิเตอร์ทางไมโครและ
การโต้ตอบและอธิบายการแสดงรูปแบบ
เทคนิคสถาปัตยกรรม ไมโคร