Although interleaved multithreading

Although interleaved multithreading appears to offer better processor utilization
than blocked multithreading, it does so at the sacrifice of single-thread performance.
The multiple threads compete for cache resources, which raises the
probability of a cache miss for a given thread.
More opportunities for parallel execution are available if the processor can
issue multiple instructions per cycle. Figures 17.8d through 17.8i illustrate a number
of variations among processors that have hardware for issuing four instructions per
cycle. In all these cases, only instructions from a single thread are issued in a single
cycle.The following alternatives are illustrated:
• Superscalar: This is the basic superscalar approach with no multithreading.
Until relatively recently, this was the most powerful approach to providing
parallelism within a processor. Note that during some cycles, not all of the
available issue slots are used. During these cycles, less than the maximum
number of instructions is issued; this is referred to as horizontal loss. During
other instruction cycles, no issue slots are used; these are cycles when no instructions
can be issued; this is referred to as vertical loss.
• Interleaved multithreading superscalar: During each cycle, as many instructions
as possible are issued from a single thread.With this technique, potential
delays due to thread switches are eliminated, as previously discussed. However,
the number of instructions issued in any given cycle is still limited by dependencies
that exist within any given thread.
• Blocked multithreaded superscalar: Again, instructions from only one thread
may be issued during any cycle, and blocked multithreading is used.
• Very long instruction word (VLIW): A VLIW architecture, such as IA-64,
places multiple instructions in a single word.Typically, a VLIW is constructed by
the compiler, which places operations that may be executed in parallel in the
same word. In a simple VLIW machine (Figure 17.8g), if it is not possible to completely
fill the word with instructions to be issued in parallel, no-ops are used.
• Interleaved multithreading VLIW: This approach should provide similar efficiencies
to those provided by interleaved multithreading on a superscalar
architecture.
• Blocked multithreaded VLIW: This approach should provide similar efficiencies
to those provided by blocked multithreading on a superscalar architecture.
The final two approaches illustrated in Figure 17.8 enable the parallel, simultaneous
execution of multiple threads:
• Simultaneous multithreading: Figure 17.8i shows a system capable of issuing 8
instructions at a time. If one thread has a high degree of instruction-level
parallelism, it may on some cycles be able fill all of the horizontal slots. On

ผลลัพธ์ (ไทย) 1:

แม้ว่าบรรณนิทัศน์ multithreading จะปรากฏขึ้นเพื่อให้ใช้หน่วยประมวลผลที่ดีขึ้นกว่า
multithreading บล็อกมันจะเสียสละเพื่อที่ผลการดำเนินงานเดียวด้าย.
หลายหัวข้อชิงทรัพยากรแคชซึ่งก่อให้เกิดความน่าจะเป็น
จากแคชพลาดสำหรับหัวข้อที่กำหนด.
โอกาสมากขึ้นสำหรับการดำเนินการคู่ขนานที่มีหน่วยประมวลผลถ้า
สามารถออกคำแนะนำหลายต่อวงจรตัวเลข 17.8d ผ่าน 17.8i
แสดงจำนวนของการเปลี่ยนแปลงระหว่างการประมวลผลที่มีฮาร์ดแวร์ในการออกคำสั่งต่อสี่รอบ
ในทุกกรณีเหล่านี้คำแนะนำเฉพาะจากหัวข้อเดียวจะออกมาในทางเลือกเดียว
cycle.the ต่อไปนี้จะแสดง:
superscalar •:. นี้เป็นวิธีการ superscalar ขั้นพื้นฐานที่มี multithreading ไม่มี
จนกระทั่งเร็ว ๆ นี้ค่อนข้างนี้เป็นวิธีที่มีประสิทธิภาพมากที่สุดที่จะให้ความเท่าเทียม
ภายในหน่วยประมวลผล ทราบว่าในช่วงวงจรบางส่วนไม่ทั้งหมดของสล็อตปัญหา
ใช้ได้ถูกนำมาใช้ ในช่วงวงจรเหล่านี้น้อยกว่าจำนวนสูงสุดของ
คำแนะนำจะออก; นี้จะเรียกว่าการสูญเสียในแนวนอน ในระหว่าง
รอบการเรียนการสอนอื่น ๆ ที่ไม่มีสล็อตปัญหาจะใช้เหล่านี้เป็นรอบเมื่อไม่มีคำแนะนำ
จะสามารถออก;นี้จะเรียกว่าการสูญเสียแนวตั้ง
superscalar multithreading •บรรณนิทัศน์:. ระหว่างแต่ละรอบเป็นคำแนะนำหลาย
ที่เป็นไปได้จะออกจาก thread.with เดียวเทคนิคนี้ล่าช้า
ที่อาจเกิดขึ้นอันเนื่องมาจากสวิทช์แล้วจะหมดไปตามที่กล่าวไว้ก่อนหน้านี้ แต่
จำนวนของคำแนะนำที่ออกในรอบใดก็ตามที่ยังมีข้อ จำกัด โดยอ้างอิง
ที่มีอยู่ภายในกระทู้ใดก็ตาม.
• superscalar แบบมัลติเธรดบล็อก: อีกครั้งคำแนะนำจาก
ด้ายเพียงหนึ่งอาจจะออกระหว่างรอบใด ๆ และ multithreading บล็อกจะใช้
คำสอน•ยาวมาก (VLIW):. สถาปัตยกรรม VLIW เช่น IA-64, สถานที่
คำแนะนำหลาย ๆ ในเดียว word.typically, VLIW ถูกสร้างโดย
คอมไพเลอร์ซึ่งสถานที่การดำเนินงานที่อาจจะดำเนินการในแบบคู่ขนานในคำเดียวกัน
ในเครื่อง VLIW ง่าย (17.8g รูป) ถ้ามันเป็นไปไม่ได้ที่จะสมบูรณ์
กรอกคำที่มีคำแนะนำที่จะออกในแบบคู่ขนานไม่-ops ที่ใช้
VLIW multithreading •บรรณนิทัศน์:. วิธีการนี​​้ควรจะให้ประสิทธิภาพที่คล้ายกัน
ไป การจัดเตรียมโดยบรรณ​​นิทัศน์ multithreading บนสถาปัตยกรรม

superscalar •บล็อก VLIW multithreaded. วิธีการนี​​้ควรจะให้ประสิทธิภาพที่คล้ายกัน
ให้กับผู้ที่ให้บริการโดย multithreading บล็อกในสถาปัตยกรรม superscalar
สุดท้ายทั้งสองวิธีแสดงในรูปที่ 17.8 ช่วยให้การดำเนินการคู่ขนาน
พร้อมกันของหลายหัวข้อ:.
•มัลติเธรดพร้อมกัน: 17.8i ตัวเลขที่แสดงให้เห็นว่าระบบที่มีความสามารถในการออกคำแนะนำ 8
ที่ เวลา ถ้าหนึ่งด้ายมีระดับสูงของการเรียนการสอนในระดับขนาน
มันในรอบที่บางคนอาจจะสามารถเติมเต็มทุกช่องในแนวนอน เกี่ยวกับ

ผลลัพธ์ (ไทย) 2:

แม้ว่าแผนที่มัลติเธรด ที่ปรากฏให้ใช้ตัวประมวลผลที่ดีกว่า
กว่าบล็อกมัลติเธรด มันไม่ได้ที่เสียสละของเธรดเดียวประสิทธิภาพ
เธรดหลายแย่งทรัพยากรแค ซึ่งเพิ่มการ
น่าเป็นมิสแคชสำหรับการกำหนดหัวข้อการ
โอกาสเพิ่มเติมสำหรับการดำเนินการแบบขนานจะใช้โพรเซสเซอร์สามารถ
ออกคำแนะนำหลายต่อวงจร D ผ่าน 17.8i 17.8 ตัวเลขแสดงจำนวน
ของความแตกต่างระหว่างตัวประมวลผลที่มีฮาร์ดแวร์สำหรับการออกคำสั่งสี่ต่อ
รอบ ในกรณีเหล่านี้ทั้งหมด ออกคำสั่งเฉพาะจากเธรดเดียวในครั้งเดียว
รอบทางเลือกต่อไปนี้จะแสดง:
• Superscalar: นี่คือวิธี superscalar พื้นฐานมีมัลติเธรดการ
จนค่อนข้างล่าสุด นี้เป็นวิธีมีประสิทธิภาพที่สุดเพื่อให้
parallelism ภายในตัวประมวลผล สังเกตว่า ระหว่างวงจรบาง ไม่ใช่ทั้งหมด
ใช้ช่องว่างปัญหา ช่วงนี้วงจร น้อยกว่าสูงสุด
ออกเลขคำสั่ง นี้เรียกว่าขาดทุนแนวนอน ระหว่าง
รอบอื่น ๆ คำแนะนำ ปัญหาช่องไม่ใช้ นี่คือวงจรเมื่อไม่มีคำแนะนำ
สามารถออก นี้จะเรียกว่าสูญเสียแนวตั้ง
•แผนที่มัลติเธรด superscalar: ในระหว่างแต่ละวงจร คำแนะนำมาก
สุดออกจากเธรดเดียวกันด้วยเทคนิคนี้ มีศักยภาพ
ความล่าช้าเนื่องจากสวิตช์เธรดออก กล่าวว่าก่อนหน้านี้ อย่างไรก็ตาม,
ยังมีจำกัดจำนวนคำสั่งที่ออกในรอบใด ๆ กำหนด โดยอ้างอิง
ที่มีอยู่ภายในหัวข้อใด ๆ ให้
•บล็อกให้ superscalar: อีก คำแนะนำจากเธรดเดียว
อาจออกระหว่างวงจรใด ๆ และบล็อกมัลติเธรดใช้ได้
•คำสั่งยาวมาก (VLIW): สถาปัตยกรรม A VLIW เช่น IA-64,
ใส่หลายคำสั่งในคำเดียวได้โดยปกติ สร้าง VLIW การโดย
คอมไพเลอร์ ที่ทำการดำเนินการที่อาจดำเนินการพร้อมกัน
คำเดียวกัน ใน VLIW เรื่องเครื่อง (รูป 18.7 กรัม), ไม่สามารถสมบูรณ์
เติมคำ ด้วยคำแนะนำเพื่อออกพร้อมกัน ops ไม่ใช้
•แผนที่มัลติเธรด VLIW: วิธีการนี้ควรให้ประสิทธิภาพคล้าย
ผู้โดยแผนที่มัลติเธรดในแบบ superscalar
สถาปัตยกรรม
•บล็อก VLIW ให้: วิธีการนี้ควรให้ประสิทธิภาพคล้าย
ผู้โดยบล็อกมัลติเธรดบนแบบ superscalar สถาปัตยกรรม
วิธีสองขั้นสุดท้ายที่แสดงในรูปที่ 17.8 ขนาน การเปิดการใช้งานพร้อม
หลายเธรดที่ดำเนินการ:
• Simultaneous มัลติเธรด: รูป 17.8i แสดงระบบสามารถออก 8
คำแนะนำในการ ถ้าหัวข้อหนึ่งได้ระดับสูงระดับคำแนะนำ
parallelism ในบางรอบอาจสามารถกรอกข้อมูลทุกช่องแนวนอนได้ บน

ผลลัพธ์ (ไทย) 3:

แม้ว่ามัลติเธรดดิ้ง interleaved จะปรากฏขึ้นเพื่อจัดให้บริการการใช้งานโปรเซสเซอร์ดียิ่งขึ้นกว่ามัลติเธรดดิ้ง
ซึ่งจะช่วยปิดกั้นไม่ให้ที่เครื่องบูชาที่มี ประสิทธิภาพ การทำงานแบบเธรด.
คำสั่งหลายชุดที่แข่งขันสำหรับทรัพยากรแคชซึ่งก่อให้เกิด
ซึ่งจะช่วยให้มีโอกาสของแคชที่พลาดสำหรับเธรดที่ระบุ.
โอกาสที่เพิ่มขึ้นสำหรับการประมวลผลแบบคู่ขนานจัดให้บริการหากโปรเซสเซอร์สามารถ
ออกคำสั่งหลายๆชุดต่อหนึ่งรอบตัวเลข 17.8 D ผ่าน 17.8 ผมแสดงให้เห็นถึงจำนวน
ซึ่งจะช่วยในความแตกต่างของโปรเซสเซอร์ที่มีในฮาร์ดแวร์สำหรับการออกสี่ชุดคำสั่งต่อหนึ่งรอบ
ในกรณีนี้ทั้งหมดเท่านั้นคำแนะนำจากเธรดเดียวมีการออกในครั้งเดียว
รอบ.ทางเลือกต่อไปนี้มีดังนี้:
• Superscalar นี้เป็นวิธีการซุปเปอร์สเกล่าร์พื้นฐานที่ไม่มีมัลติเธรดดิ้ง.
จนเมื่อไม่นานมานี้เป็นจำนวนมากโรงแรมแห่งนี้เป็นวิธีการที่มี ประสิทธิภาพ มากที่สุด
ซึ่งจะช่วยให้การทำงานแบบขนานอยู่ ภายใน โปรเซสเซอร์ที่ บันทึกไว้ด้วยว่าในระหว่างรอบบางอย่างไม่ได้ทั้งหมดของช่องเสียบ
ซึ่งจะช่วยให้ปัญหาที่มีการใช้ ในระหว่างรอบนี้ไม่น้อยกว่าสูงสุด
หมายเลขของคำสั่งจะออกนี้จะเรียกว่าเป็นการสูญเสียในแนวนอน ในระหว่าง
รอบงานเบื้องต้นไม่มีช่องอื่นๆเป็นใช้เหล่านี้มีรอบเมื่อไม่มีคำแนะนำ
อาจจะออกโรงแรมแห่งนี้มีชื่อเรียกอีกอย่างหนึ่งว่าเป็นซุปเปอร์สเกล่าร์การสูญเสีย.
• interleaved มัลติเธรดดิ้งในแนวตั้งในระหว่างหนึ่งรอบแต่ละครั้งเป็นจำนวนมากคำแนะนำ
ซึ่งจะช่วยเป็นไปได้มีการออกจากเธรดเดียวพร้อมด้วยเทคนิคนี้จะเกิดความล่าช้าเนื่องจาก ศักยภาพ
ซึ่งจะช่วยให้เธรดแพ้ที่เคยกล่าวถึง อย่างไรก็ตามจำนวน
ของคำสั่งออกในรอบใดๆมีจำกัด(มหาชน)โดยลักษณะ
ที่มีอยู่ ภายใน เธรดได้ยัง.
•ประมวลผลกลาง Superscalar แบบมัลติเธรด( multithreaded )ถูกบล็อคอีกครั้งคำแนะนำจากเพียงหนึ่งเธรด
อาจจะออกในระหว่างหนึ่งรอบและมัลติเธรดดิ้งถูกบล็อกจะใช้คำว่า
•ยาวเป็นอย่างมากการเรียนการสอน( vliw )สถาปัตยกรรม vliw เช่น IA - 64
สถานที่คำแนะนำหลายตัวในคำศัพท์หนึ่งโดยปกติ vliw ที่ได้รับการสร้างขึ้นโดยคอมไพเลอร์
ซึ่งสถานที่การทำงานที่อาจถูกดำเนินการในแบบคู่ขนานใน
เดียวกันคำในเครื่อง vliw แบบเรียบง่าย(รูปที่ 17.8 กรัม)หากไม่ได้เป็นไปได้ที่จะเติมคำว่าพร้อมด้วยคำแนะนำในการออกให้อย่างสมบรูณ์แบบในแบบคู่ขนานไม่มี
- Ops Fusion จะใช้งานได้นอกจากนี้มัลติเธรดดิ้ง
• interleaved vliw วิธีนี้จะมีความเหมือน ประสิทธิภาพ
ซึ่งจะช่วยให้ผู้ให้บริการโดยมัลติเธรดดิ้ง interleaved ในแบบมัลติเธรด( multithreaded ) Superscalar
สถาปัตยกรรม.
•บล็อค vliw วิธีนี้จะให้ ประสิทธิภาพ ในความเหมือน
สำหรับผู้ที่ให้บริการโดยมัลติเธรดดิ้งบล็อคบนสถาปัตยกรรม Superscalar หนึ่ง.
สองวิธีสุดท้ายที่แสดงไว้ในรูปที่ 17.8 เปิดใช้งานการประมวลผลแบบคู่ขนาน
ซึ่งจะช่วยให้เกิดขึ้นพร้อมกันในหลายเธรด:
•มัลติเธรดดิ้งพร้อมกันรูปที่ 17.8 ผมแสดงระบบที่สามารถออกและเสนอขาย 8
คำแนะนำในช่วงเวลาหนึ่ง หากหนึ่งเธรดมีระดับที่สูงมากของการเรียนการสอน - ระดับ
ซึ่งจะช่วยการทำงานแบบขนานมันอาจจะอยู่ในรอบบางอย่างสามารถเติมน้ำลงในช่องในแนวนอนได้ทั้งหมด บน