A new VLSI (CMOS) architecture for

A new VLSI (CMOS) architecture for an internally multiprocessing, single chip, SIMD-based video signal processor (VSP) is presented. The limitations of extended DSP architectures and conventional array processors are discussed in the context of image processing, coding and computer vision. How this gives rise to the architecture is described. Architectural flexibility is provided by the integration of a novel array-based processing core, together with a RISC processor, intelligent memory interface processor, and internal cache RAM. The array core architecture is a second generation, enhanced array whose key features are: 2 b datapath, dual processor mesh-connected array planes and combined SIMD/systolic functionality. The core is optimized for 2-D windowed operations, particularly 2-D multiply-accumulation and transforms. The device is expected to operate at 80 MHz on low voltage silicon and deliver real-time performance across a range of target applications

ผลลัพธ์ (ไทย) 1:

เป็น VLSI (CMOS) สถาปัตยกรรมใหม่สำหรับชิพที่ multiprocessing ภายใน เดี่ยว SIMD ตามสัญญาณวิดีโอตัวประมวลผล (VSP) การนำเสนอ ข้อจำกัดของแบบขยายสถาปัตยกรรม DSP และโปรเซสเซอร์เรย์ทั่วไปจะกล่าวถึงในบริบทของวิสัยทัศน์ภาพประมวลผลรหัส และคอมพิวเตอร์ วิธีนี้ก่อให้เกิดสถาปัตยกรรมได้อธิบายไว้ สถาปัตยกรรมยืดหยุ่นได้ โดยการรวมแกนประมวลผลอาร์เรย์ตามนวนิยาย พร้อมแบบ RISC โปรเซสเซอร์ ตัวประมวลผลอินเทอร์เฟซสำหรับหน่วยความจำอัจฉริยะ แคภายใน RAM สถาปัตยกรรมหลักอาร์เรย์เป็นรุ่นที่สอง เรย์ขั้นสูงเป็นคุณลักษณะสำคัญ: b datapath 2 ประมวลผลคู่เรย์ตาข่ายเชื่อมต่อเครื่องบิน และฟังก์ชันรวม SIMD/systolic สุดหลักสำหรับการดำเนินงานเรียง 2-D โดยเฉพาะอย่างยิ่ง 2 D คูณรวบรวมและการแปลง อุปกรณ์คาดว่าจะทำงานที่ 80 MHz บนซิลิคอนแรงดันต่ำ และให้ประสิทธิภาพการทำงานแบบเรียลไทม์ในช่วงของโปรแกรมประยุกต์เป้าหมาย

ผลลัพธ์ (ไทย) 2:

ใหม่ VLSI (CMOS) สถาปัตยกรรมสำหรับหลายตัวภายในชิปเดียว SIMD โปรเซสเซอร์สัญญาณวิดีโอ (VSP) จะนำเสนอ ข้อ จำกัด ของสถ​​าปัตยกรรม DSP ขยายและการประมวลผลอาร์เรย์ธรรมดาที่จะกล่าวถึงในบริบทของการประมวลผลภาพและวิสัยทัศน์การเขียนโปรแกรมคอมพิวเตอร์ วิธีนี้จะช่วยให้สูงขึ้นเพื่อสถาปัตยกรรมอธิบายไว้ ความยืดหยุ่นทางสถาปัตยกรรมที่มีให้โดยการรวมกลุ่มของอาร์เรย์ที่ใช้การประมวลผลหลักของนวนิยายเรื่องนี้พร้อมกับหน่วยประมวลผล RISC หน่วยประมวลผลหน่วยความจำอินเตอร์เฟซที่ชาญฉลาดและแรมแคชภายใน อาร์เรย์สถาปัตยกรรมหลักเป็นรุ่นที่สองแถวที่มีคุณสมบัติที่สำคัญที่เพิ่มขึ้นเป็น 2 ข DataPath, ประมวลผลแบบ dual ตาข่ายเชื่อมต่อเครื่องบินอาร์เรย์และรวม SIMD / ฟังก์ชั่นซิสโตลิ หลักเป็นที่เหมาะสำหรับ 2 มิติการดำเนินงานหน้าต่างโดยเฉพาะอย่างยิ่ง 2 มิติคูณสะสมและการแปลง อุปกรณ์ที่คาดว่าจะทำงานที่ 80 MHz ในซิลิกอนแรงดันต่ำและส่งมอบประสิทธิภาพการทำงานแบบ real-time ในช่วงของการใช้งานเป้าหมาย

ผลลัพธ์ (ไทย) 3:

สร้างใหม่ ( CMOS ) สถาปัตยกรรมในชิปเดียวภายในมัลติโปรเซสเซอร์ , simd ประมวลผลสัญญาณภาพตาม ( เสมอ ) จะนำเสนอ ข้อจำกัดของการขยายแบบสถาปัตยกรรมและแบบอาร์เรย์ ( จะกล่าวถึงในบริบทของการประมวลผลภาพ , การเข้ารหัสและวิสัยทัศน์คอมพิวเตอร์ วิธีนี้จะช่วยให้เพิ่มขึ้นเป็นสถาปัตยกรรมที่อธิบายความยืดหยุ่นสถาปัตยกรรมโดยรวมของอาร์เรย์ใหม่การประมวลผลแกนตาม ด้วยกันกับ RISC processor , หน่วยความจำฉลาดของโปรเซสเซอร์ และแรมแคชภายใน อาร์เรย์หลักสถาปัตยกรรมเป็นรุ่นที่สอง ของอาร์เรย์ที่มีคุณสมบัติเพิ่มคีย์ 2 B datapath , Dual Processor ตาข่ายเชื่อมอาร์เรย์เครื่องบินและรวม simd / systolic การทํางานหลักที่เหมาะสำหรับการดำเนินงานหน้าต่าง 2 มิติ โดยเฉพาะอย่างยิ่ง 2 คูณการสะสมและ แปลงร่างได้ อุปกรณ์ที่คาดว่าจะใช้งานที่แรงดันต่ำ 80 MHz ในซิลิคอนและส่งมอบประสิทธิภาพเรียลไทม์ในช่วงของโปรแกรมเป้าหมาย