quasi-complementary circuit, as sho

quasi-complementary circuit, as shown in Fig. 12.18 . The push–pull operation is achieved by using complementary transistors ( Q 1 and Q 2 ) before the matched npn output transistors ( Q 3 and Q 4 ). Notice that transistors Q 1 and Q 3 form a Darlington connection that provides output from a low-impedance emitter-follower. The connection of transistors Q 2 and Q 4 forms a feedback pair, which similarly provides a low-impedance drive to the load. Resistor

ผลลัพธ์ (ไทย) 1:

วงจรเสมือนเสริม ดังที่แสดงในรูปที่ 12.18 การดำเนินงานผลักดันดึงสามารถทำได้ โดยใช้ทรานซิสเตอร์เสริม (Q 1 และ Q 2) ก่อน npn เอาท์พุททรานซิสเตอร์ตรงกัน (Q 3 และ Q 4) สังเกตเห็นว่า ทรานซิสเตอร์ Q 1 และ Q 3 รูปแบบการเชื่อมต่อแบบดาร์ลิงตันที่ออกจากอิมพีแดนซ์ต่ำยิงผู้ติดตาม การเชื่อมต่อของทรานซิสเตอร์ Q 2 และ Q 4 รูปคู่คำติชม ซึ่งทำให้ไดรฟ์ความต้านทานต่ำไปยังโหลดในทำนองเดียวกัน ตัวต้านทาน

ผลลัพธ์ (ไทย) 2:

วงจรกึ่งเสริมดังแสดงในรูป 12.18 การดำเนินการผลักดึงจะประสบความสำเร็จโดยใช้ทรานซิสเตอร์เสริม (Q 1 และคิว 2) ก่อนที่จะจับคู่เอาท์พุททรานซิสเตอร์ NPN (Q 3 และ Q 4) ขอให้สังเกตว่าทรานซิสเตอร์ Q 1 และคิว 3 รูปแบบการเชื่อมต่อดาร์ลิงตันที่ให้ผลผลิตจากความต้านทานต่ำอีซีแอลสาวก การเชื่อมต่อของทรานซิสเตอร์ Q 2 และ Q 4 รูปแบบคู่ข้อเสนอแนะในทำนองเดียวกันซึ่งมีไดรฟ์ความต้านทานต่ำที่จะโหลด ตัวต้านทาน

ผลลัพธ์ (ไทย) 3:

กึ่งผสมผสานวงจรดังแสดงในรูปที่ 12.18 . ผลักดันและดึงการดำเนินงานได้โดยใช้ทรานซิสเตอร์ทรานซิสเตอร์ ( คิว 1 และคิว 2 ) ก่อนจะออกคู่ NPN ทรานซิสเตอร์ ( Q 3 Q 4 ) สังเกตเห็นว่า ทรานซิสเตอร์ คิว 1 และคิว 3 รูปแบบการเชื่อมต่อ Darlington ที่ให้ผลผลิตจากอิมพีแดนซ์ต่ำอีซีผู้ตาม การเชื่อมต่อของทรานซิสเตอร์ Q 2 Q 4 รูปแบบความคิดเห็นคู่ ซึ่งเหมือนกับมีอิมพีแดนซ์ต่ำไดรฟ์ที่จะโหลด ตัวต้านทาน