Dynamic multistage arbitration manages the access of traffic initiated by the processor cores, graphics core, video decoder, and I/O interface to the shared memory system. Video and graphics clients have a dedicated intra-chip
อนุญาโตตุลาการไดนามิกแบบหลายขั้นตอนการบริหารจัดการการเข้าถึงของการจราจรที่ริเริ่มโดยคอร์ประมวลผลคอร์กราฟิกถอดรหัสวิดีโอและ I / O อินเตอร์เฟซกับระบบหน่วยความจำร่วม วิดีโอกราฟิกและลูกค้ามีความมุ่งมั่นที่ภายในชิป
การเข้าถึงแบบหลายขั้นตอนแบบไดนามิกจัดการจราจรที่ริเริ่มโดยโปรเซสเซอร์คอร์กราฟิกหลัก ถอดรหัสวิดีโอและ I / O การติดต่อกับหน่วยความจำที่ใช้ร่วมกันของระบบ ลูกค้าวิดีโอและกราฟิกได้เฉพาะภายในชิพ