Increase number of bits retrieved a

Increase number of bits retrieved at one time
Make DRAM “wider” rather than “deeper”
Change DRAM interface
Cache
Reduce frequency of memory access
More complex cache and cache on chip
Increase interconnection bandwidth
High speed buses
Hierarchy of buses

ผลลัพธ์ (ไทย) 1:

เพิ่มจำนวนของบิตที่เรียกใช้ครั้งเดียวให้ DRAM "กว้างขึ้น" มากกว่า "ลึก"เปลี่ยนอินเตอร์เฟซ DRAMแคลดความถี่ของการเข้าถึงหน่วยความจำเติมแคชและแคบนชิเพิ่มแบนด์วิดธ์ที่เชื่อมต่อโครงข่ายรถความเร็วสูงลำดับชั้นของรถ

ผลลัพธ์ (ไทย) 2:

เพิ่มจำนวนของบิตดึงในครั้งเดียว
ให้ DRAM "กว้าง" มากกว่า "ลึก"
อินเตอร์เฟซที่เปลี่ยน DRAM
แคช
ลดความถี่ของการเข้าถึงหน่วยความจำ
แคชซับซ้อนมากขึ้นและแคชบนชิป
เพิ่มแบนด์วิดธ์เชื่อมต่อโครงข่าย
ความเร็วสูงขนส่ง
ลำดับชั้นของรถโดยสาร

ผลลัพธ์ (ไทย) 3:

เพิ่มจำนวนของบิตได้ในครั้งเดียวให้ DRAM " กว้าง " มากกว่า " ลึก "การเปลี่ยนแปลงอินเตอร์เฟซแคชลดความถี่ในการเข้าถึงหน่วยความจำแคชและแคชบนชิปที่ซับซ้อนมากขึ้นเพิ่มแบนด์วิดธ์การเชื่อมต่อรถบัสความเร็วสูงลำดับชั้นของรถ