With the continuous increase of int

With the continuous increase of integration densities
and complexities, secure integrated circuits (ICs) are more and
more required to guarantee reliability for safety-critical
applications in the presence of soft and hard faults. Thus, testing
has become a real challenge for enhancing the reliability of
safety-critical systems. This paper presents a Self-Test and SelfRepair
approach which can be used to tolerate the most likely
defects of bridging type that create a resistive path between VDD
supply voltage and the ground occurring in analog CMOS
circuits during the manufacturing process. The proposed testing
approach is designed using the 65 nm CMOS technology. We
then used an operational amplifier (OPA) to validate the
technique and correlate it with post layout simulation results.

ผลลัพธ์ (ไทย) 1:

มีการเพิ่มขึ้นอย่างต่อเนื่องของความหนาแน่นรวมและซับซ้อน ทางรวมวงจร (ICs) เพิ่มเติม และเพิ่มเติมต้องรับประกันเชื่อถือได้สำหรับความปลอดภัยที่สำคัญโปรแกรมประยุกต์ในต่อหน้าของความอ่อน และแข็ง ดังนั้น การทดสอบได้กลายเป็นความท้าทายที่แท้จริงสำหรับเพิ่มความน่าเชื่อถือของระบบความปลอดภัยที่สำคัญ เอกสารนี้แสดงการทดสอบและ SelfRepairวิธีการที่สามารถใช้ทนมากที่สุดข้อบกพร่องของการเชื่อมโยงชนิดที่สร้างเส้นทางหน้าระหว่าง VDDแรงดันไฟฟ้าและพื้นดินที่เกิดขึ้นใน CMOS แบบแอนะล็อกวงจรในระหว่างกระบวนการผลิต การทดสอบนำเสนอวิธีการที่ถูกออกแบบโดยใช้เทคโนโลยี CMOS nm 65 เราจากนั้น ผู้ใช้ขยายการดำเนินงาน (OPA)เทคนิค และการสร้างความสัมพันธ์กับผลการทดลองของเค้าลง

ผลลัพธ์ (ไทย) 2:

กับการเพิ่มขึ้นอย่างต่อเนื่องของความหนาแน่นบูรณาการและความซับซ้อน, แผงวงจรไฟฟ้าที่ปลอดภัย (ICS) มีมากขึ้นและจำเป็นมากขึ้นในการรับประกันความน่าเชื่อถือเพื่อความปลอดภัยที่สำคัญการใช้งานในการปรากฏตัวของความผิดพลาดที่อ่อนนุ่มและยาก ดังนั้นการทดสอบได้กลายเป็นความท้าทายที่แท้จริงสำหรับการเสริมสร้างความน่าเชื่อถือของระบบความปลอดภัยที่สำคัญ บทความนี้นำเสนอตัวเองทดสอบ SelfRepair วิธีการที่สามารถนำมาใช้เพื่อทนต่อไปได้มากที่สุดข้อบกพร่องชนิดที่สร้างความเชื่อมโยงเส้นทางระหว่างทาน VDD แรงดันและพื้นดินที่เกิดขึ้นใน CMOS แบบอะนาล็อกวงจรในระหว่างกระบวนการผลิต การทดสอบที่นำเสนอวิธีการที่ได้รับการออกแบบโดยใช้เทคโนโลยี 65 นาโนเมตร CMOS เราแล้วใช้เครื่องขยายเสียงในการดำเนินงาน (OPA) เพื่อตรวจสอบเทคนิคและมีความสัมพันธ์กับผลการจำลองรูปแบบการโพสต์

ผลลัพธ์ (ไทย) 3:

ด้วยการเพิ่มขึ้นอย่างต่อเนื่องของการบูรณาการความหนาแน่น
วิสัยทัศน์ความปลอดภัยวงจรรวม ( ไอซี ) มีมากขึ้นและมากขึ้นต้องรับประกันความน่าเชื่อถือ

โปรแกรมความปลอดภัยที่สำคัญในการแสดงตนของนิ่มและแข็ง ความผิดพลาด ดังนั้นการทดสอบ
ได้กลายเป็นความท้าทายที่แท้จริงสำหรับการเพิ่มความน่าเชื่อถือของระบบสำคัญ
ความปลอดภัย บทความนี้นำเสนอและทดสอบด้วยตนเอง selfrepair
วิธีการที่สามารถใช้ในการทนต่อข้อบกพร่องมากที่สุดของการเชื่อมโยง
ชนิดที่สร้างเส้นทางความต้านทานระหว่างแรงดัน VDD
จัดหาและพื้นดินที่เกิดขึ้นในแบบอะนาล็อกวงจร CMOS
ในระหว่างกระบวนการผลิต เสนอวิธีการออกแบบโดยใช้การทดสอบ
65 nm CMOS เทคโนโลยี เราก็ใช้เครื่องขยายเสียงในการดำเนินงาน

( OPA ) ตรวจสอบเทคนิค และ มีความสัมพันธ์กับผลการจำลองรูปแบบการโพสต์