Q1: An integrator contains a 100-k

Q1: An integrator contains a 100-k resistor and a 1-µF capacitor. If the voltage applied to the integrator input is 1 V, what voltage will be presented at the output of the integrator after 0.2 s? Q2: A single-slope ADC system uses a 10 MHz clock generator and a ramp voltage that increases from 0 V to 1.25 V in a time of 125 ms. Determine the number of clock pulses counted into the binary counter when the measured voltage is 0.9 V, and when the measured voltage is 0.75 V.

Q3: Determine the number of output bits required for an ADC to give a quantizing error of less than 1%.

Q4: Calculate the analog output voltages from the 5-bit DAC for digital inputs of 010112 and 101012 when Vref = 5 V.

Q5: Determine the digital inputs for the 4-bit DAC to give analog outputs of 7.5 V and 1.25 V if Vref = 10 V.

ผลลัพธ์ (ไทย) 1:

Q1: integrator ที่ประกอบด้วยตัวต้านทาน 100 k และตัวเก็บประจุ 1 µF ถ้าใช้ integrator ที่ป้อนแรงดันไฟฟ้า 1 V กำลังไฟจะแสดงผลลัพธ์ของการ integrator หลัง 0.2 s Q2: ระบบ ADC ชันเดียวใช้เครื่องกำเนิดไฟฟ้านาฬิกา 10 MHz และทางลาดแรงดันไฟฟ้าที่เพิ่มขึ้นจาก 0 V 1.25 V ในเวลาของนางสาว 125 กำหนดว่าจำนวนของพัลส์นาฬิกานับเป็นตัวนับไบนารีเมื่อวัดแรงดันไฟฟ้า 0.9 V และ เมื่อแรงดันไฟฟ้าที่วัดได้คือ 0.75 V Q3: กำหนดจำนวนบิตเอาท์พุทที่จำเป็นสำหรับ ADC ที่จะให้มีข้อผิดพลาด quantizing น้อยกว่า 1% Q4: คำนวณแรงดันอนาล็อกเอาท์พุทจาก DAC 5 บิตสำหรับอินพุตดิจิตอลของ 010112 และ 101012 เมื่อ Vref = 5 V Q5: การตรวจสอบดิจิตอลอินพุตสำหรับ DAC 4 บิตเพื่อให้ผลแบบอะนาล็อก 7.5 V และ 1.25 V ถ้า Vref = 10 V

ผลลัพธ์ (ไทย) 2:

ไตรมาสที่ 1: การออกแบบและติดมีตัวต้านทาน 100 kและตัวเก็บประจุ 1 μF ถ้าแรงดันไฟฟ้าที่ใช้กับการป้อนข้อมูล Integrator คือ 1 V สิ่งที่แรงดันไฟฟ้าที่จะนำเสนอที่การส่งออกของ Integrator หลังจาก 0.2 S? Q2: ระบบเดียวลาด ADC ใช้เครื่องกำเนิดไฟฟ้านาฬิกา 10 MHz และทางลาดแรงดันที่เพิ่มขึ้นจาก 0 V 1.25 V ในเวลา 125 โท กำหนดจำนวนของพัลส์นาฬิกานับเข้าไปในเคาน์เตอร์ไบนารีเมื่อแรงดันไฟฟ้าที่วัดได้คือ 0.9 V และเมื่อแรงดันไฟฟ้าที่วัดได้คือ 0.75 โวลต์

Q3: กำหนดจำนวนของบิตออกที่จำเป็นสำหรับ ADC ที่จะให้ข้อผิดพลาด quantizing น้อยกว่า 1% .

ไตรมาสที่ 4: การคำนวณแรงดันเอาท์พุทแบบอะนาล็อกจาก 5-bit DAC สำหรับอินพุตดิจิตอลของ 010112 และ 101012 เมื่อ VREF = 5 โวลต์

Q5: กำหนดปัจจัยการผลิตดิจิตอลสำหรับ 4 บิต DAC ที่จะให้ผลแบบอะนาล็อก 7.5 V และ V 1.25 ถ้า VREF = 10 โวลต์

ผลลัพธ์ (ไทย) 3:

Q1 : ) ประกอบด้วยตัวต้านทาน 100-k และ 1 - µ F ตัวเก็บประจุ ถ้าแรงดันที่ใช้กับด้านขาเข้า 1 V แล้ว แรงดันจะนำเสนอในการส่งออกของประเทศหลังจาก 0.2 ? Q2 : เดียวของระบบใช้ ADC 10 MHz นาฬิกาเครื่องกำเนิดไฟฟ้าและทางลาดแรงดันไฟฟ้าที่เพิ่มขึ้นจากระดับ 0 V V ในช่วงเวลาของ 125 คุณกําหนดจํานวนพัลส์นาฬิกานับเป็นวงจรนับเลขฐานสองเมื่อวัดแรงดัน 0.9 V และเมื่อวัดแรงดันเป็น 0.75 โวลต์Q3 : กําหนดจํานวนออกบิตที่จำเป็นสำหรับการติดตั้งเพื่อให้ quantizing ความคลาดเคลื่อนน้อยกว่า 1%ถาม : คำนวณแรงดันไฟฟ้าอนาล็อกเอาท์พุทจาก DAC 5-bit สำหรับปัจจัยการผลิตดิจิตอลและ 010112 101012 เมื่อ vref = 5 VQ5 : ตรวจสอบอินพุตดิจิตอลสำหรับ 4-bit DAC ให้เอาต์พุตอนาล็อก 7.5 V และ 1.25 V ถ้า vref = 10 โวลต์