C. Resource ConsumptionAfter file s

C. Resource Consumption
After file synthesis with the Xilinx XST tool and the
simulation analysis shown above, some numerical results
were obtained. These results reflect the hardware resources
consumption and timing performance of the processor.
Table III shows the number of cycles and time taken by
the processor to execute an instruction, considering a period
of 200 ns for the global clock signal (GCLK). Hardware
resource consumption for the complete processor
implemented in a Xilinx Spartan3 XC3S1000-5FG320
FPGA is shown in Table IV, where IO’s have the highest
utilization percentage; but on the other hand, the number of
slice flip flops is minimal due to the combinational nature of
the processor being capable of executing an instruction in
few clock cycles

ผลลัพธ์ (ไทย) 1:

C. ปริมาณการใช้ทรัพยากรหลังจากสังเคราะห์แฟ้มเครื่องมือ Xilinx XST และการจำลองวิเคราะห์ข้าง บางผลลัพธ์เป็นตัวเลขได้รับการ ผลลัพธ์เหล่านี้สะท้อนให้เห็นถึงทรัพยากรฮาร์ดแวร์ปริมาณการใช้วัสดุและเวลาประสิทธิภาพของตัวประมวลผลตาราง III แสดงจำนวนรอบและเวลาที่ใช้ประมวลผลการดำเนินการคำแนะนำ พิจารณาระยะเวลา200 ns สำหรับสัญญาณนาฬิกาสากล (GCLK) ฮาร์ดแวร์ปริมาณการใช้ทรัพยากรสำหรับการประมวลผลเสร็จสมบูรณ์ดำเนินการในการ Xilinx Spartan3 XC3S1000-5FG320FPGA จะแสดงอยู่ในตาราง IV ที่ของ IO มีที่สูงที่สุดจากเปอร์เซ็นต์การใช้ประโยชน์ แต่ ในทาง กลับกัน จำนวนแตะชิ้นมีน้อยเนื่องจากธรรมชาติของวงจรตัวประมวลผลที่มีความสามารถในการดำเนินการคำสั่งในไม่กี่นาฬิการอบ

ผลลัพธ์ (ไทย) 2:

การบริโภคทรัพยากร C.
หลังจากการสังเคราะห์ไฟล์ที่มีเครื่องมือ Xilinx XST และ
การวิเคราะห์แบบจำลองแสดงให้เห็นข้างต้นคือผลการค้นหาที่เป็นตัวเลข
ที่ได้รับ ผลลัพธ์เหล่านี้สะท้อนให้เห็นถึงทรัพยากรฮาร์ดแวร์
บริโภคและประสิทธิภาพการทำงานระยะเวลาของการประมวลผล.
III ตารางแสดงจำนวนรอบและเวลาที่ดำเนินการโดย
หน่วยประมวลผลในการดำเนินการการเรียนการสอนการพิจารณาระยะเวลา
200 ns สำหรับสัญญาณนาฬิกาทั่วโลก (GCLK) ฮาร์ดแวร์
การใช้ทรัพยากรเพื่อการประมวลผลที่สมบูรณ์
ดำเนินการใน Xilinx Spartan3 XC3S1000-5FG320
FPGA แสดงในตาราง IV ที่มี IO สูงสุด
ร้อยละการใช้ประโยชน์ แต่ในทางกลับกันจำนวนของ
ชิ้น flip flops มีน้อยเนื่องจากลักษณะผสมของ
หน่วยประมวลผลที่มีความสามารถในการดำเนินการเรียนการสอนใน
รอบนาฬิกาไม่กี่

ผลลัพธ์ (ไทย) 3:

C . การบริโภคทรัพยากร
หลังจากที่ไฟล์การสังเคราะห์ด้วยวงจรเครื่องมือการวิเคราะห์และ xst
จำลองที่แสดงข้างต้น ผลลัพธ์เชิงตัวเลข
ที่ได้รับ ผลเหล่านี้สะท้อนถึงการบริโภคทรัพยากรฮาร์ดแวร์และเวลา
สมรรถนะของหน่วยประมวลผล .
ตารางที่ 3 แสดงจำนวนรอบและเวลาที่ถ่ายโดย
หน่วยประมวลผลเพื่อรันคำสั่งพิจารณาระยะเวลา
200 NS สำหรับสัญญาณนาฬิกาของโลก ( gclk ) การบริโภคทรัพยากรฮาร์ดแวร์ที่สมบูรณ์

) ใช้ใน spartan3 xc3s1000-5fg320
ออกแบบวงจรแสดงดังตารางที่ 4 ซึ่งมีจำนวนการใช้สูงสุด IO
; แต่ในมืออื่น ๆ , จำนวน
ฝาน flops พลิกมีน้อยเนื่องจากลักษณะชนิดของโปรเซสเซอร์ที่สามารถรัน
คำสั่งใน
วงจรนาฬิกาไม่กี่