The ERISC (Embedded Reduced Instruc

The ERISC (Embedded Reduced Instruct
ion Set Computer)uses 3-stage (Fetch, Decode and Execute) pipeline and
parallel processing techniques.The ERISC is designed
and totally 19 instructions are executed by the three ERISC processors simultaneously
and individually. These instructions are
designed by application specific purpose.
Each ERISC has three input and output ports handling I/o
transactions.
The
designed multiprocessor architecture used
three ERISC processors and
MUART.
The
proposed
architecture
used duplicate
memories for eliminati
ng thread
safety problems and SIMD array for multiple data execut
ion
by
user defined instructions. The each instruction executed
in a designed multiprocessor architecture is single clock.
This increase the throughput and speedup. The peripheral
devices i
ntegrated in the architecture are
multi UART
The multi UART performs data transmission and reception
in a single clock cycle
simultaneously and individually
.

ผลลัพธ์ (ไทย) 1:

ERISC การ (ฝังลดลงแนะนำไอออนที่ตั้งคอมพิวเตอร์) ใช้ขั้นตอน 3 ขั้นตอน (Fetch ถอดรหัส และดำเนินการ) และเทคนิคการประมวลผลแบบขนาน ERISC การออกแบบและทั้งหมด 19 คำแนะนำจะดำเนินการ โดยตัวประมวลผล ERISC สามพร้อมและแต่ละรายการ คำแนะนำเหล่านี้คือออกแบบ โดยวัตถุประสงค์เฉพาะของโปรแกรมประยุกต์แต่ละ ERISC มีสามอินพุต และเอาท์พุตพอร์ตจัดการ I/oธุรกรรมที่ออกแบบสถาปัตยกรรมมัลติโปรเซสเซอร์ที่ใช้สาม ERISC โปรเซสเซอร์ และMUARTที่การนำเสนอสถาปัตยกรรมใช้ซ้ำใน eliminatiหัวข้อ ngปัญหาความปลอดภัยและเรย์ SIMD สำหรับ execut ข้อมูลหลายไอออนโดยคำสั่งที่ผู้ใช้กำหนด แต่ละคำสั่งการดำเนินการสถาปัตยกรรมมัลติโปรเซสเซอร์ออกแบบเป็นนาฬิกาเดียวนี้เพิ่มอัตราความเร็วและ speedup อุปกรณ์ต่อพ่วงอุปกรณ์ผมมี ntegrated ในสถาปัตยกรรมหลาย UART หลาย UART ทำการส่งข้อมูลและการรับในวงจรนาฬิกาเดียวพร้อมกัน และแต่ละ.

ผลลัพธ์ (ไทย) 2:

ERISC (Embedded
ลดการสอนของไอออนเครื่องคอมพิวเตอร์) ใช้ 3 ขั้นตอน (Fetch, ถอดรหัสและการดำเนินการ)
ท่อและประมวลผลแบบขนานtechniques.The ERISC
ได้รับการออกแบบและทั้งหมด19 คำแนะนำจะดำเนินการโดยหน่วยประมวลผลสาม ERISC
พร้อมกันและเป็นรายบุคคล
คำแนะนำเหล่านี้ได้รับการออกแบบโดยวัตถุประสงค์เฉพาะแอพลิเคชัน.
ERISC แต่ละคนมีสามการป้อนข้อมูลและการจัดการพอร์ตออก I / O
การทำธุรกรรม. สถาปัตยกรรมแบบมัลติโปรเซสเซอร์ที่ออกแบบมาใช้สามโปรเซสเซอร์ ERISC และ MUART. เสนอสถาปัตยกรรมที่ใช้ซ้ำความทรงจำสำหรับeliminati งะกระทู้ปัญหาความปลอดภัยและอาร์เรย์ SIMD สำหรับ ข้อมูลหลาย execut ไอออนโดยคำแนะนำที่ผู้ใช้กำหนด การเรียนการสอนในแต่ละดำเนินการในการออกแบบสถาปัตยกรรมมัลตินาฬิกาเดียว. นี้เพิ่ม throughput และเพิ่มความเร็ว อุปกรณ์ต่อพ่วงอุปกรณ์ผมntegrated ในงานสถาปัตยกรรมที่มีหลายUART UART หลายดำเนินการส่งข้อมูลและการรับในรอบสัญญาณนาฬิกาเดียวพร้อมกันและเป็นรายบุคคล

ผลลัพธ์ (ไทย) 3:

การ erisc ( ฝังตัวลดลงแนะนำ
คอมพิวเตอร์ชุดไอออน ) ใช้อกซ์ 3 ขั้นตอน ( เรียก , ถอดรหัสและรัน ) ท่อ
การประมวลผลแบบขนานและเทคนิค erisc ออกแบบ
และทั้งหมด 19 คำสั่งจะดำเนินการโดยสาม erisc ประมวลผลพร้อมกัน
เป็นรายบุคคล คำสั่งเหล่านี้จะถูกออกแบบโดยการใช้วัตถุประสงค์เฉพาะ
.
แต่ละ erisc ที่มีสามอินพุตและเอาต์พุตพอร์ต I / O
การจัดการธุรกรรม .

ออกแบบสถาปัตยกรรมมัลติโปรเซสเซอร์ และใช้ erisc
3
muart .




เสนอสถาปัตยกรรมใช้ซ้ำความทรงจำ eliminati

ปัญหาความปลอดภัยด้ายหลุด และ simd เรย์สำหรับข้อมูล


หลายผู้อำนวยการสร้างไอออนโดยผู้ใช้กำหนดคำสั่ง แต่ละคำสั่งประหาร
ในการออกแบบสถาปัตยกรรมมัลตินาฬิกาเดียว
นี้เพิ่ม throughput และการเร่งความเร็ว .อุปกรณ์ต่อพ่วงอุปกรณ์ผม

ntegrated ในสถาปัตยกรรมเป็น

หลาย UART UART หลายดำเนินการในการส่งและรับข้อมูลในนาฬิการอบเดียว

พร้อมกันและแยก