The AVR core combines a rich instru

The AVR core combines a rich instruction set with 32 general purpose working registers. All the
32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing two independent
registers to be accessed in one single instruction executed in one clock cycle. The resulting architecture is more code efficient while achieving throughputs up to ten times faster than conventional CISC microcontrollers.

ผลลัพธ์ (ไทย) 1:

รับหลักการรวมคำสั่งรวยด้วย 32 ทะเบียนทำงานทั่วไป ทั้งหมด
ทะเบียน 32 จะเชื่อมต่อโดยตรงไปคณิตศาสตร์ตรรกะหน่วย (เที่ยว ALU), ให้อิสระสอง
ทะเบียนจะเข้าถึงคำสั่งหนึ่งที่ดำเนินการในวงจรนาฬิกาหนึ่งเดียว สถาปัตยกรรมได้ถูกเพิ่มเติมรหัสที่มีประสิทธิภาพในขณะบรรลุ throughputs ถึง 10 ครั้งเร็วกว่าไมโครคอนโทรลเลอร์แบบ CISC ธรรมดา

ผลลัพธ์ (ไทย) 2:

หลัก AVR รวมการเรียนการสอนที่เต็มไปด้วยการตั้งค่าที่มีการลงทะเบียนการทำงานทั่วไป 32 ทั้งหมด
32 ลงทะเบียนที่มีการเชื่อมต่อโดยตรงกับเลขคณิต Logic Unit (ALU) ช่วยให้ทั้งสองที่เป็นอิสระ
ลงทะเบียนเพื่อให้สามารถเข้าถึงการเรียนการสอนในหนึ่งเดียวดำเนินการในวงจรนาฬิกาหนึ่ง สถาปัตยกรรมที่เกิดขึ้นเป็นรหัสมีประสิทธิภาพมากขึ้นขณะที่การบรรลุ throughputs ถึงสิบครั้งเร็วกว่าไมโครคอนโทรลเลอร์ CISC ทั่วไป

ผลลัพธ์ (ไทย) 3:

ส่วน AVR หลักรวมอุดมการสอนชุด 32 วัตถุประสงค์ทั่วไปงานทะเบียน . ทั้งหมด
32 ลงทะเบียนเชื่อมต่อโดยตรงกับหน่วยคํานวณและตรรกะ ( ALU ) ปล่อยให้สองทะเบียนอิสระ
ต้องเข้าถึงได้ในหนึ่งเดียว การประหารในหนึ่งรอบนาฬิกาซึ่งเป็นสถาปัตยกรรมรหัสมีประสิทธิภาพมากขึ้นในขณะที่การบรรลุ throughputs ถึงสิบครั้งเร็วกว่าเดิม cisc เอ็ดมันด์ ฮัลเลย์ .