GDDR5X vs. GDDR5Unlike high bandwid

GDDR5X vs. GDDR5
Unlike high bandwidth memory (HBM, HBM2), GDDR5X is an extension of the GDDR5 standard that video cards have used for nearly seven years. Like HBM, it should dramatically improve memory bandwidth.

GDDR5X accomplishes this in two separate ways. First, it moves from a DDR bus to a QDR bus. The diagram below shows the differences between an SDR (single data rate), DDR (double data rate) and QDR (quad data rate) bus.

SDR vs. DDR vs. QDR
Memory signaling. Image by MonitorInsider
An SDR bus transfers data only on the rising edge of the clock signal, as it transitioned from a 0 to a 1. A DDR bus transfers data both when the clock is rising and when it falls again, meaning the system can effectively transmit data twice as quickly at the same clock rate. A QDR bus transfers up to four data words per clock cycle — again, effectively doubling bandwidth (compared to DDR) without raising clock speeds.

The other change to GDDR5X is that the system now prefetches twice as much data (16n, up from 8n). This change is tied to the QDR signaling — with the higher signaling rate, it makes sense to prefetch more information at a time.

MonitorInsider has an excellent discussion of GDDR5X, where they step through the new standard and how it differs from GDDR5. One point they make is that using GDDR5X may not map well to the characteristics of Nvidia GPUs. A 16n prefetch means that each prefetch contains 64 bytes of data. Nvidia GPUs use 32-byte transactions when accessing the L2 cache, which means the DRAM is fetching twice as much information as the L2 cache line size. GDDR5X introduces a feature, Pseudo-independent Memory Accesses, which should help address this inefficiency.

GDDR5X doesn’t address the core problem of GDDR5
Now that JEDEC has officially ratified the GDDR5X standard, I think it’s much more likely that AMD and Nvidia will adopt it. Given the additional complexity of HBM/HBM2, and the intrinsic difficulty of building stacks of chips connected by tiny wires as opposed to well-understood planar technology, some have argued that GDDR5X actually be the better long-term option.

To be fair, we’ve seen exactly this argument play out multiple times before. RDRAM, Larrabee, and Intel’s Itanium 64-bit architecture were all radical departures from the status quo that were billed as the inevitable, expensive technology of the future. In every case, these cutting-edge new technologies were toppled by the continuous evolution of DDR memory, rasterization, and AMD’s x86-64 standard. Why should HBM be any different?

The answer is this: HBM and HBM2 don’t just improve memory bandwidth. Both standards cut absolute VRAM power consumption and dramatically improve performance per watt. In addition, HBM2 offers VRAM densities that GDDR5X can’t match. Samsung has 4Gb chips in production right now (16GB per GPU), and expects to be producing 8Gb cards that would allow for 32GB of RAM per GPU in just four stacks of memory. Micron’s current GDDR5 tops out at 1GB per chip. Even if we double this to 2GB for future designs, it would still take 16 chips, each with its own trace routing and surface area requirement. GDDR5X does set a lower signaling voltage of 1.35v, but it’s not a large enough improvement to offset the increased chip counts and overall power consumption.

ผลลัพธ์ (ไทย) 2:

GDDR5X กับ GDDR5
ซึ่งแตกต่างจากหน่วยความจำความเร็วสูง (HBM, HBM2) GDDR5X เป็นส่วนขยายของมาตรฐาน GDDR5 ที่การ์ดได้ใช้เวลาเกือบเจ็ดปี เช่นเดียวกับ HBM ก็ควรจะปรับปรุงอย่างมากแบนด์วิดธ์หน่วยความจำ. GDDR5X สำเร็จนี้ในสองวิธีแยกต่างหาก ก่อนจะย้ายจากรถบัส DDR ไปยังรถบัส QDR แผนภาพด้านล่างแสดงความแตกต่างระหว่าง SDR (อัตราการส่งข้อมูลเดี่ยว), DDR (อัตราการส่งข้อมูลคู่) และ QDR (รูปสี่เหลี่ยมอัตราการส่งข้อมูล) รถบัส. SDR กับ DDR กับ QDR สัญญาณหน่วยความจำ ภาพโดย MonitorInsider SDR รถบัสถ่ายโอนข้อมูลเพียงบนขอบที่เพิ่มขึ้นของสัญญาณนาฬิกาที่มันเปลี่ยนจาก 0 ไป 1 DDR รถบัสถ่ายโอนข้อมูลทั้งเมื่อนาฬิกาจะเพิ่มขึ้นและเมื่อมันตกอีกครั้งความหมายของระบบได้อย่างมีประสิทธิภาพ ส่งข้อมูลได้อย่างรวดเร็วเป็นสองเท่าในอัตรานาฬิกาเดียวกัน ถ่ายโอนรถบัส QDR ถึงสี่คำข้อมูลต่อวงจรนาฬิกา -. อีกครั้งได้อย่างมีประสิทธิภาพเป็นสองเท่าของแบนด์วิดธ์ (เมื่อเทียบกับ DDR) โดยไม่ต้องเพิ่มความเร็วสัญญาณนาฬิกาการเปลี่ยนแปลงอื่นๆ ที่จะ GDDR5X คือระบบในขณะนี้ prefetches ข้อมูลสองเท่า (16N เพิ่มขึ้นจาก 8N) . การเปลี่ยนแปลงนี้จะเชื่อมโยงกับการส่งสัญญาณ QDR - มีอัตราการส่งสัญญาณที่สูงขึ้นก็จะทำให้ความรู้สึกที่จะ prefetch ข้อมูลเพิ่มเติมได้ที่เวลา. MonitorInsider มีการสนทนาที่ดีของ GDDR5X ที่พวกเขาก้าวผ่านมาตรฐานใหม่และวิธีการที่แตกต่างจาก GDDR5 จุดหนึ่งที่พวกเขาทำคือการใช้ GDDR5X อาจไม่ map เดียวกับลักษณะของ Nvidia GPUs prefetch 16N หมายความว่าแต่ละ prefetch มี 64 ไบต์ของข้อมูล GPUs Nvidia ใช้รายการ 32 ไบต์เมื่อมีการเข้าถึงแคช L2 ซึ่งหมายความว่า DRAM เป็นครั้งที่สองเรียกข้อมูลเท่าที่มีขนาดเส้นแคช L2 GDDR5X แนะนำคุณลักษณะหน่วยความจำ Pseudo อิสระเข้าถึงซึ่งจะช่วยแก้ไขการขาดประสิทธิภาพนี้. GDDR5X ไม่ได้อยู่ที่ปัญหาหลักของ GDDR5 ตอนนี้ JEDEC ได้ให้สัตยาบันอย่างเป็นทางการมาตรฐาน GDDR5X ผมคิดว่าเป็นไปได้มากขึ้นที่เอเอ็มดีและ Nvidia จะนำมาใช้ มัน. ได้รับความซับซ้อนที่เพิ่มขึ้นของ HBM / HBM2 และความยากลำบากที่แท้จริงของกองอาคารของชิปที่เชื่อมต่อด้วยสายเล็ก ๆ เมื่อเทียบกับการที่ดีเข้าใจเทคโนโลยีภาพถ่ายบางคนแย้งว่า GDDR5X จริงจะดีกว่าตัวเลือกในระยะยาว. เพื่อความเป็นธรรมเรา เคยเห็นว่าเรื่องนี้เล่นออกมาหลายครั้งก่อน RDRAM, Larrabee และของ Intel Itanium สถาปัตยกรรม 64 บิตทุกคนออกเดินทางจากเดิมอย่างสิ้นเชิงจากสภาพที่เป็นอยู่ที่ถูกเรียกเก็บเงินเป็นสิ่งที่หลีกเลี่ยงเทคโนโลยีที่มีราคาแพงในอนาคต ในทุกกรณีเหล่านี้ตัดขอบเทคโนโลยีใหม่ที่ถูกโค่นล้มโดยวิวัฒนาการอย่างต่อเนื่องของหน่วยความจำ DDR, rasterization และมาตรฐาน x86-64 เอเอ็มดี ทำไม HBM ควรจะแตกต่างกันหรือไม่คำตอบคือ: HBM HBM2 และไม่เพียงแค่ปรับปรุงแบนด์วิดธ์หน่วยความจำ มาตรฐานทั้งลดการใช้พลังงาน VRAM แน่นอนและปรับปรุงประสิทธิภาพอย่างมากต่อวัตต์ นอกจากนี้ยังมีความหนาแน่น HBM2 VRAM GDDR5X ที่ไม่สามารถแข่งขันได้ ซัมซุงมีชิป 4Gb ในการผลิตในขณะนี้ (16GB ต่อ GPU) และคาดว่าจะผลิตการ์ด 8Gb ที่จะอนุญาตให้มีการ 32GB แรมต่อ GPU ในเวลาเพียงสี่กองของหน่วยความจำ GDDR5 ปัจจุบันไมครอนของท็อปส์ซูออกที่ 1GB ต่อชิป แม้ว่าเราจะเป็นสองเท่านี้ถึง 2GB สำหรับการออกแบบในอนาคตก็ยังจะใช้เวลา 16 ชิปแต่ละคนมีร่องรอยเส้นทางของตัวเองและความต้องการของพื้นที่ผิว GDDR5X ไม่ตั้งสัญญาณแรงดันไฟฟ้าที่ลดลงของ 1.35v แต่ก็ไม่ได้มีการปรับปรุงขนาดใหญ่พอที่จะชดเชยนับชิปที่เพิ่มขึ้นและการใช้พลังงานโดยรวม

ผลลัพธ์ (ไทย) 3:

gddr5x กับโลกซึ่งแตกต่างจากหน่วยความจำแบนด์วิธสูง ( ห์ hbm2 gddr5x , ) เป็นส่วนขยายของมาตรฐานโลกที่การ์ดได้ใช้มาเกือบ 7 ปี ชอบห์ ควรเพิ่มแบนด์วิธของหน่วยความจำgddr5x สำเร็จนี้แยกเป็น 2 วิธี ก่อนจะย้ายจาก DDR บัสไป qdr รถบัส แผนภาพด้านล่างแสดงให้เห็นความแตกต่างระหว่าง SDR ( อัตราข้อมูลเดียว ) DDR ( ข้อมูลอัตราคู่ ) และ qdr ( Quad ข้อมูลคะแนน ) รถบัสSDR กับ DDR กับ qdrหน่วยส่งสัญญาณ ภาพโดย monitorinsiderการโอนรถบัสข้อมูล SDR บนขอบที่เพิ่มขึ้นของสัญญาณนาฬิกา มันเปลี่ยนจาก 0 เป็น 1 เป็น DDR บัสส่งข้อมูลทั้งสองเมื่อนาฬิกาจะเพิ่มขึ้นและเมื่อมันตกลงมาอีก หมายถึง ระบบที่มีประสิทธิภาพสามารถส่งข้อมูลได้เร็วถึงสองครั้งที่อัตราสัญญาณนาฬิกาเดียวกัน เป็น qdr ขึ้นรถถึงสี่ข้อมูล คําต่อรอบสัญญาณนาฬิกา - อีกครั้งได้อย่างมีประสิทธิภาพเป็นสองเท่าแบนด์วิธ ( เทียบกับ DDR ) โดยไม่ต้องเพิ่มความเร็วนาฬิกาการเปลี่ยนแปลงอื่น ๆ gddr5x คือระบบตอนนี้ prefetches สองครั้งเป็นข้อมูลมาก ( 16n ขึ้นจาก 8n ) การเปลี่ยนแปลงนี้จะเชื่อมโยงกับ qdr สัญญาณ - สัญญาณที่สูงขึ้น ซึ่งมันทำให้รู้สึกที่จะ prefetch ข้อมูลเพิ่มเติมได้ตลอดเวลาmonitorinsider มีการสนทนาที่ยอดเยี่ยมของ gddr5x ที่พวกเขาผ่านขั้นตอนมาตรฐานใหม่และวิธีการที่แตกต่างจากโลก . จุดหนึ่งที่พวกเขาทำคือการใช้ gddr5x อาจไม่ใช่แผนที่ดี ลักษณะของ NVIDIA GPUs . เป็น 16n prefetch หมายความว่าแต่ละ prefetch ประกอบด้วย 64 ไบต์ของข้อมูล NVIDIA GPUs ใช้ 32 ไบต์ธุรกรรมเมื่อเข้าถึง L2 แคชซึ่งหมายถึง DRAM เรียกสองครั้ง ข้อมูลเท่าที่ L2 แคชขนาดเส้น gddr5x แนะนำคุณลักษณะหน่วยความจำอิสระเข้าถึงเทียม ซึ่งจะช่วยแก้ไขความนี้gddr5x ไม่ได้แก้ไขปัญหาหลักของโลกตอนนี้ซึ่งกันและกันอย่างเป็นทางการให้สัตยาบันมาตรฐาน gddr5x , ฉันคิดว่ามันมากโอกาสที่ AMD และ NVIDIA จะยอมรับมัน ระบุความซับซ้อนเพิ่มเติม / hbm2 ห์ และความยากง่ายของสแต็คของชิปภายในอาคารที่เชื่อมต่อด้วยสายเล็ก ๆที่เป็นนอกคอกดีเข้าใจเชิงเทคโนโลยี บ้างก็แย้งว่า gddr5x จริงจะดีขึ้นในระยะยาวตัวเลือกเพื่อความยุติธรรม เราเห็นว่าอาร์กิวเมนต์นี้เล่นออกหลายครั้ง rdram ลาร์ราบี , และ Intel Itanium 64 บิตสถาปัตยกรรมทั้งหมดมีรากขาออกจากสถานภาพที่ถูกเรียกเก็บเงินเป็นสิ่งที่หลีกเลี่ยงไม่ได้ เทคโนโลยีราคาแพงในอนาคต ในทุกกรณีเหล่านี้ทันสมัยเทคโนโลยีใหม่ถูกโค่นล้มโดยวิวัฒนาการอย่างต่อเนื่องของหน่วยความจำ DDR แร ตอไรเซชั่นและแบบ WYSIWYG เอเอ็มดี . ทำไมห์ต่างกันยังไง ?คำตอบคือ : ห์ hbm2 ไม่เพียง แต่ในการปรับปรุงหน่วยความจำและแบนด์วิดธ์ ทั้งมาตรฐานตัดการใช้พลังงานและเพิ่มประสิทธิภาพ วีแรมแน่นอนต่อวัตต์ นอกจากนี้ hbm2 เสนอวีแรมความหนาแน่นที่ gddr5x ไม่ตรงกัน ซัมซุงได้ 4GB ชิปในการผลิตตอนนี้ ( 16GB ต่อ GPU ) และคาดว่าจะสามารถผลิตบัตร 8GB ที่จะอนุญาตให้สำหรับ 32GB ของแรมต่อ GPU ในเพียงสี่กองของหน่วยความจำ ไมครอนปัจจุบัน GDDR5 ตัวที่ 1GB ต่อชิป แม้ว่าเราสองนี้ 2GB สำหรับการออกแบบในอนาคต มันก็ยังคงใช้เวลา 16 ชิป แต่ละ ด้วยตนเองและติดตามเส้นทางของพื้นที่ผิว gddr5x ไม่ตั้งลดสัญญาณแรงดันของ 1.35v แต่ไม่ใช่โครงการขนาดใหญ่พอที่จะชดเชยเพิ่มชิปนับและการใช้พลังงานโดยรวม