CPU performance factorsInstruction

CPU performance factors
Instruction count
Determined by ISA and compiler
CPI and Cycle time
Determined by CPU hardware
We will examine two MIPS implementations
A simplified version
A more realistic pipelined version
Simple subset, shows most aspects
Memory reference: lw, sw
Arithmetic/logical: add, sub, and, or, slt
Control transfer: beq, j

ผลลัพธ์ (ไทย) 1:

ตัวคูณประสิทธิภาพของ CPUการนับจำนวนคำตาม ISA และคอมไพเลอร์CPI และรอบเวลาไปตามฮาร์ดแวร์ของ CPUเราจะตรวจสอบการใช้งาน 2 MIPSง่ายขึ้นรุ่น pipelined สมจริงมากขึ้นย่อยง่าย แสดงส่วนใหญ่อ้างอิงหน่วยความจำ: lw, swเลขคณิต/ตรรกะ: เพิ่ม ย่อย และ หรือ sltควบคุมการโอนย้าย: beq เจ

ผลลัพธ์ (ไทย) 2:

ประสิทธิภาพของ CPU
ปัจจัยนับเป็นคำสั่งที่กำหนดโดย
ISA
และเรียบเรียงดัชนีราคาผู้บริโภคและรอบเวลากำหนดโดยฮาร์ดแวร์
CPU
เราจะตรวจสอบทั้งสอง MIPS การใช้งานรุ่นที่เรียบง่ายเป็นรุ่นที่สมจริงมากขึ้นไปป์ไลน์ย่อยง่ายแสดงให้เห็นด้านมากที่สุดอ้างอิงหน่วยความจำ: lw, sw เลขคณิต / ตรรกะ: เพิ่ม ย่อยและหรือ slt การถ่ายโอนการควบคุม: BEQ เจ