Practical ImplementationA circuit d

Practical Implementation
A circuit diagram for a practical implementation is illustrated, Fig 1b and the associated waveforms Fig. 1c. This circuit diagram is mainly for illustration purposes, details of particular manufacturers implementations will usually be available from the particular manufacturer. A scrap view of an alternative front end is shown in Fig. 1b which has the advantage that the voltage at the switch terminals are relatively constant and close to 0.0 V. Also the current generated through R by −Vref is constant at −Vref/R so that much less noise is radiated to adjacent parts of the circuit. Then this would be the preferred front end in practice but, in order to show the impulse as a voltage pulse so as to be consistent with previous discussion, the front end given here, which is an electrical equivalent, is used.

From the top of Fig 1c the waveforms, labelled as they are on the circuit diagram, are:-

The clock.

(a) Vin. This is shown as varying from 0.4 V initially to 1.0 V and then to zero volts to show the effect on the feedback loop.

(b) The impulse waveform. It will be discovered how this acquires its form as we traverse the feedback loop.

(c) The current into the capacitor, Ic, is the linear sum of the impulse voltage upon R and Vin upon R. To show this sum as a voltage the product R × Ic is plotted. The input impedance of the amplifier is regarded as so high that the current drawn by the input is neglected.

(d) The negated integral of Ic. This negation is standard for the op. amp. implementation of an integrator and comes about because the current into the capacitor at the amplifier input is the current out of the capacitor at the amplifier output and the voltage is the integral of the current divided by the capacitance of C.

(e) The comparator output. The comparator is a very high gain amplifier with its plus input terminal connected for reference to 0.0 V. Whenever the negative input terminal is taken negative with respect the positive terminal of the amplifier the output saturates positive and conversely negative saturation for positive input. Thus the output saturates positive whenever the integral (d) goes below the 0 V reference level and remains there until (d) goes positive with respect to the reference level.

(f) The impulse timer is a D type positive edge triggered flip flop. Input information applied at D is transferred to Q on the occurrence of the positive edge of the clock pulse. thus when the comparator output (e) is positive Q goes positive or remains positive at the next positive clock edge. Similarly, when (e) is negative Q goes negative at the next positive clock edge. Q controls the electronic switch to generate the current impulse into the integrator. Examination of the waveform (e) during the initial period illustrated, when Vin is 0.4 V, shows (e) crossing the threshold well before the trigger edge (positive edge of the clock pulse) so that there is an appreciable delay before the impulse starts. After the start of the impulse there is further delay while (e) climbs back past the threshold. During this time the comparator output remains high but goes low before the next trigger edge. At that next trigger edge the impulse timer goes low to follow the comparator. Thus the clock determines the duration of the impulse. For the next impulse the threshold is crossed immediately before the trigger edge and so the comparator is only briefly positive. Vin (a) goes to full scale, +Vref, shortly before the end of the next impulse. For the remainder of that impulse the capacitor current (c) goes to zero and hence the integrator slope briefly goes to zero. Following this impulse the full scale positive current is flowing (c) and the integrator sinks at its maximum rate and so crosses the threshold well before the next trigger edge. At that edge the impulse starts and the Vin current is now matched by the reference current so that the net capacitor current (c) is zero. Then the integration now has zero slope and remains at the negative value it had at the start of the impulse. This has the effect that the impulse current remains switched on because Q is stuck positive because the comparator is stuck positive at every trigger edge. This is consistent with contiguous, butting impulses which is required at full scale input.

Eventually Vin (a) goes to zero which means that the current sum (c) goes fully negative and the integral ramps up. It shortly thereafter crosses the threshold and this in turn is followed by Q, thus switching the impulse current off. The capacitor current (c) is now zero and so the integral slope is zero, remaining constant at the value it had acquired at the end of the impulse.

(g) The countstream is generated by gating the negated clock with Q to produce this waveform. Thereafter the summing interval, sigma count and buffered count are produced using appropriate counters and registers. The Vin waveform is approximated by passing the countstream (g) into a low pass filter, however it suffers from the defect discussed in the context of Fig. 1a. One possibility for reducing this error is to halve the feedback pulse length to half a clock period and double its amplitude by halving the impulse defining resistor thus producing an impulse of the same strength but one which never butts onto its adjacent impulses. Then there will be a threshold crossing for every impulse. In this arrangement a monostable flip flop triggered by the comparator at the threshold crossing will closely follow the threshold crossings and thus eliminate one source of error, both in the ADC and the sigma delta modulator.

ผลลัพธ์ (ไทย) 1:

ผลแสดงไดอะแกรมวงจรการดำเนินการปฏิบัติ ฟิก 1b และ waveforms สัมพันธ์ Fig. 1c ไดอะแกรมวงจรนี้เป็นส่วนใหญ่สำหรับภาพประกอบ รายละเอียดของการใช้งานเฉพาะผู้ผลิตมักจะพร้อมใช้งานจากผู้ผลิตเฉพาะ มุมมองของเสียของสิ้นสุดหน้าอื่นจะแสดงใน 1b Fig. ซึ่งมีข้อดีแรงดันไฟฟ้าที่ขั้วสลับค่อนข้างคง และ 0.0 V ยัง ปัจจุบันสร้าง โดย −Vref ผ่าน R เป็นค่าคงที่ −Vref/R นั้นมากน้อย radiated เสียงไปติดกับส่วนของวงจร แล้วนี้จะเป็นการสิ้นสุดหน้าที่ต้องการในทางปฏิบัติ ได้ การแสดงกระแสเป็นแรงดันชีพจรเพื่อให้สอดคล้องกับการสนทนาก่อนหน้านี้ ใช้สิ้นสุดหน้าที่นี่ ซึ่งจะเทียบเท่าไฟฟ้าจากด้านบนของฟิก 1c จะ waveforms มัน มีบนไดอะแกรมวงจร : -นาฬิกา(ก) วิน นี้จะแสดงเป็นแตกต่างจาก 0.4 V เริ่มต้น 1.0 V แล้ว ไปศูนย์โวลต์เพื่อแสดงผลบนวนผลป้อนกลับ(ข)รูปคลื่นกระแส มันจะค้นพบวิธีนี้ได้ฝึกฝนรูปแบบเราข้ามห่วงผลป้อนกลับ(c ผลรวมเชิงเส้นของแรงดันกระแส R และ Vin เมื่ออาร์เป็นปัจจุบัน)เป็นตัวเก็บประจุ Ic การแสดงผลนี้เป็นแรงดันไฟฟ้าซื้อผลิตภัณฑ์ R Ic ลงจุด ความต้านทานอินพุทของเพาเวอร์แอมป์จะถือว่าสูงที่วาด โดยการป้อนข้อมูลปัจจุบันเป็นที่ไม่มีกิจกรรม(d ทฤษฎีบูรณาการ) negated ของ Ic ลบนี้เป็นมาตรฐานสำหรับแอมป์ op. นำตัวรวมตัวมาเกี่ยวกับเนื่องจากปัจจุบันเป็นตัวเก็บประจุที่เพาเวอร์แอมป์ที่ป้อนข้อมูลปัจจุบันจากตัวเก็บประจุที่ขยายออก และแรงดันไฟฟ้า ทฤษฎีบูรณาการของปัจจุบันหาร ด้วยค่าความจุของ c(e ผลผลิต comparator) Comparator ที่ขยายกำไรสูงมากเป็นกับอินพุตบวกของเทอร์มินัลที่เชื่อมต่อสำหรับการอ้างอิงถึง 0.0 V. เมื่อป้อนค่าลบที่เทอร์มินัลถูกลบด้วยเคารพเทอร์มินัลบวกของเพาเวอร์แอมป์ออก saturates บวก และลบตรงกันข้าม ความเข้มสำหรับการป้อนค่าบวกได้ ดังนั้น ผลลัพธ์ saturates บวกเมื่อใดก็ ตามที่ไปอยู่ใต้ระดับ 0 V อ้างอิงทฤษฎีบูรณาการ (d) และยังคงมีจน (d) ไปบวกกับระดับอ้างอิง(f จับกระแส)เป็นชนิด D ขอบบวกทริกเกอร์ flip flop ข้อมูลป้อนเข้าของใช้ที่ดีถูกโอนย้ายไป Q บนการเกิดขึ้นของพัลส์นาฬิกาขอบบวก ดังนั้น เมื่อ comparator ผลลัพธ์ (e) คือ Q เป็นบวกไปบวก หรือยังคงบวกที่ขอบนาฬิกาบวกถัดไป ในทำนองเดียวกัน เมื่อเป็นค่าลบ (e) Q ไปลบขอบนาฬิกาบวกถัดไป Q ควบคุมสวิตช์อิเล็กทรอนิกส์ในการสร้างกระแสปัจจุบันเป็นตัวรวมการ ตรวจสอบรูปคลื่น (e) ในระหว่างรอบระยะเวลาเริ่มแสดง เมื่อ Vin 0.4 V แสดง (e) ข้ามขีดจำกัดด้วยก่อนขอบทริกเกอร์ (บวกขอบของชีพจรนาฬิกา) เพื่อให้มีความล่าช้าเห็นก่อนกระแสเริ่มทำงาน หลังจากเริ่มต้นของกระแสได้ล่าช้าเพิ่มเติมขณะ (e) climbs กลับผ่านขีดจำกัด ในช่วงเวลานี้ ผลผลิต comparator ยังคงสูง แต่ไปต่ำก่อนขอบทริกเกอร์ต่อไป ที่ ถัดไปทริกเกอร์ขอบจับกระแสไปต่ำตามที่ comparator ดังนั้น นาฬิกากำหนดระยะเวลาของกระแส สำหรับกระแสต่อ ขีดจำกัดจะข้ามก่อนขอบทริกเกอร์ และดังนั้น comparator ที่เป็นเพียงสั้น ๆ บวก วิน (a) ไปยังขนาดเต็ม + Vref ก่อนสิ้นกระแสต่อไปในไม่ช้า ส่วนที่เหลือของกระแสที่ เก็บประจุปัจจุบัน (c) จะเป็นศูนย์ และดังนั้น ความชันตัวรวมสั้น ๆ ไปศูนย์ ต่อกระแสนี้ปัจจุบันบวกเต็มอัตราไหล (c) และตัวรวมที่ล้างมือที่อัตราสูงสุดของ และข้ามขีดจำกัดดีก่อนขอบทริกเกอร์ต่อไปเพื่อให้ ที่ขอบกระแสเริ่ม และ Vin ปัจจุบันตอนนี้จับคู่ โดยการอ้างอิงปัจจุบันนั้นการสุทธิตัวเก็บประจุปัจจุบัน (c) เป็นศูนย์ แล้วการรวมขณะนี้มีความชันเป็นศูนย์ และค่าลบที่จะมีการเริ่มต้นของกระแสการ ซึ่งมีผลให้กระแสปัจจุบันยังคงถูกสลับบนเนื่องจากจะติดบวก Q เนื่องจาก comparator ที่ติดอยู่บวกขอบทุกทริกเกอร์ สอดคล้องกับแรงกระตุ้นต่อเนื่อง butting ที่จำเป็นในการป้อนข้อมูลแบบเต็มมาตราส่วนอยู่ในที่สุดวิน (a) ไปยังศูนย์ซึ่งหมายความ ว่า ผลรวมปัจจุบัน (c) ไปลบทั้งหมด และทางลาดเป็นค่า มันไม่ช้าหลังจากนั้นข้ามขีดจำกัด และนี้จะตาม ด้วย Q เปลี่ยนกระแสปัจจุบันออก เก็บประจุปัจจุบัน (c) เป็นศูนย์ และดังนั้นความชันเป็น ศูนย์ คงเหลือคงที่ที่ค่ามันได้มาที่จุดสิ้นสุดของกระแส(g countstream)สร้างขึ้น โดย gating นาฬิกา negated กับ Q เพื่อผลิตรูปคลื่นนี้ หลังจากนั้นช่วง summing ซิกนับ และนับถูกบัฟเฟอร์ผลิตใช้เคาน์เตอร์ที่เหมาะสมและลงทะเบียน วินเป็นการเลียนแบบรูปคลื่น โดยผ่าน countstream (g) เข้าสู่ผ่านต่ำกรอง อย่างไรก็ตาม มัน suffers จากข้อบกพร่องที่กล่าวถึงในบริบทของ Fig. 1a หนึ่งความเป็นไปได้เพื่อลดข้อผิดพลาดนี้จะแบ่งครั้งผลป้อนกลับชีพจรยาวครึ่งนาฬิการะยะเวลาและคู่ของคลื่น โดย halving กระแสที่กำหนดดังนั้น ผลิตกระแสแรงเหมือนกันแต่ที่ butts เคยไปแรงกระตุ้นของติดตัวต้านทาน จากนั้น จะข้ามขีดจำกัดสำหรับกระแสทุก ในจัดนี้พลิกเป็น monostable flop ทริกเกอร์ โดย comparator ที่ขีดจำกัด ข้ามจะอย่างใกล้ชิดตามข้ามขีดจำกัด และจึง กำจัดแหล่งข้อผิดพลาด ทั้ง ADC และ modulator เดลต้าซิก

ผลลัพธ์ (ไทย) 3:

ประโยชน์การใช้งาน : แผนภาพวงจรสำหรับใช้งานจริงเป็นภาพประกอบ , รูป 1B และรูปคลื่นภาพที่ 1c นี้แผนภาพวงจรส่วนใหญ่มีภาพประกอบ รายละเอียดของผู้ผลิตรายใด โดยปกติจะสามารถใช้ได้จากผู้ผลิตโดยเฉพาะ เศษมุมมองของหน้าทางเลือกแสดงในรูปสุดท้ายคือ1B ซึ่งมีความได้เปรียบที่แรงดันไฟฟ้าที่สลับขั้วค่อนข้างคงที่และใกล้ 0.0 ทำไม V ยังปัจจุบันสร้างผ่าน R โดย− vref เป็นค่าคงที่ที่− vref / R ดังนั้นเสียงที่น้อยมาก คือ แผ่ไปยังส่วนที่ติดกันของวงจรไฟฟ้า ก็จะเป็นปลายด้านหน้าที่ต้องการในการปฏิบัติงานแต่เพื่อให้กระแสเป็นแรงดันชีพจรเพื่อให้สอดคล้องกับการอภิปรายก่อนหน้านี้ ปลายด้านหน้านี่ ซึ่งเทียบเท่า ไฟฟ้าใช้

จากด้านบนของมะเดื่อในรูป labelled เป็นพวกเขาในแผนภาพวงจร คือ : -



นาฬิกา ( ก ) VIN นี้จะแสดงเป็นแตกต่างจาก 0.4 รึเปล่า V เริ่มต้น 1.0 รึเปล่า V แล้วศูนย์โวลต์เพื่อแสดงผลที่ติชม
ลูป
( b ) แรงดันอิมพัลส์รูปคลื่น ก็จะพบว่ามีรูปแบบตามที่เราท่องติชมวง

( C ) ปัจจุบันเป็นตัวเก็บประจุไอซี เป็นเส้นตรง ผลรวมของแรงดันอิมพัลส์บน R และวิน เมื่อ อาร์ แสดงผลรวมนี้เป็นแรงดันไฟฟ้าผลิตภัณฑ์ r × IC คือวางแผน อินพุตอิมพีแดนซ์ของแอมป์ถือว่าสูงมาก จนปัจจุบันที่วาดโดยใส่

หลง( ง ) การยกเลิก และ IC การคัดค้านนี้เป็นมาตรฐานสำหรับ OP แอมป์ การเป็นผู้ออกแบบ และมาเกี่ยวกับเพราะปัจจุบันเป็นตัวเก็บประจุที่แอมป์ใส่เป็นปัจจุบันของตัวเก็บประจุที่แอมป์ออกและแรงดันไฟฟ้าเป็นปริพันธ์ของในปัจจุบันแบ่งตามความจุของ C .

( E ) การเปรียบเทียบผลผลิตการเปรียบเทียบจะได้รับสูงมาก แอมป์กับบวกใส่ขั้วเชื่อมต่อสำหรับการอ้างอิง 0.0 อะไร V . เมื่อใดก็ตามที่ terminal ข้อมูลเชิงลบถูกลบด้วยความเคารพขั้วบวกของแอมป์ออก saturates บวกและลบแต่ความอิ่มตัวสำหรับการป้อนข้อมูลที่เป็นบวกดังนั้นผลผลิต saturates บวกเมื่อใดก็ ตามที่หนึ่ง ( D ) ไปด้านล่าง 0 รึเปล่า 5 ระดับอ้างอิงและยังคงมีอยู่จนถึง ( D ) ไปบวกกับความเคารพระดับอ้างอิง

( F ) กระแสเวลาเป็น D ชนิดบวกขอบเรียกปัดพลิก . ข้อมูล ข้อมูลประยุกต์ที่ D โอนคิวในการเกิดขอบบวกของนาฬิกาชีพจรดังนั้น เมื่อเปรียบเทียบผลผลิต ( E ) เป็นบวก Q ไปบวก หรือยังคงเป็นบวกต่อไปที่ขอบนาฬิกาบวก ในทํานองเดียวกัน เมื่อ ( E ) มีค่าเป็นลบ คิวไปลบที่หน้านาฬิกาขอบบวก ถามการควบคุมสวิตช์อิเล็กทรอนิกส์เพื่อสร้างกระแสในประเทศ . การตรวจสอบสัญญาณ ( E ) ในช่วงระยะเวลาเริ่มต้นแสดง เมื่อวินเป็น 0.4 มั้ยวีแสดง ( E ) ข้ามธรณีประตูก่อนเหนี่ยวไกขอบ ( Edge เป็นบวกของนาฬิกาชีพจร ) เพื่อให้มีการหน่วงเวลา ชดช้อย ก่อนที่กระแสจะเริ่ม หลังจากการเริ่มต้นของแรงกระตุ้นมีความล่าช้าต่อไปในขณะที่ ( E ) ปีนกลับผ่านเกณฑ์ ในช่วงเวลานี้ เปรียบเทียบผลผลิตยังคงสูงแต่ไปต่ำก่อนขอบเรียกต่อไปที่ต่อไปเรียกขอบจับเวลาไปตามแรงกระตุ้นต่ำเปรียบเทียบ ดังนั้น นาฬิกาจะกำหนดระยะเวลาของไฟ สำหรับถัดไปแรงกระตุ้นเกณฑ์จะข้ามทันที ก่อนที่จะเรียกขอบและเพื่อเปรียบเทียบเป็นเพียงสั้น ๆ บวก วิน ( ) ไปแบบเต็ม vref ไม่นานก่อนที่จะสิ้นสุดของแรงกระตุ้นต่อไปสำหรับส่วนที่เหลือของแรงกระตุ้นตัวเก็บประจุ ( C ) ปัจจุบันไปที่ศูนย์และด้วยเหตุนี้อินทิลาด สั้นๆไปที่ศูนย์ ต่อไปนี้อิมพัลส์ขนาดเต็มบวกกระแสไหล ( C ) และเก็บในอัตราสูงสุดของประเทศและข้ามธรณีประตูก่อนขอบเรียกต่อไปที่ขอบและแรงกระตุ้นเริ่ม VIN ปัจจุบันตอนนี้คู่โดยอ้างอิงในปัจจุบันเพื่อให้ตัวเก็บประจุ ( C ) ปัจจุบันสุทธิเท่ากับศูนย์ แล้วรวมขณะนี้มีศูนย์ลาดและยังคงอยู่ที่เชิงลบ ค่ามันมีจุดเริ่มต้นของแรงกระตุ้นได้ผลว่า กระแสยังคงเปิดอยู่ เพราะ Q ติดบวกเพราะเปรียบเทียบติดบวกในทุกก่อขอบ ซึ่งสอดคล้องกับแรงกระตุ้นต่อเนื่องกันยุ่งที่ต้องมีในการป้อนข้อมูลแบบเต็ม

ในที่สุดวิน ( ) ไปที่ศูนย์ซึ่งหมายความว่าผลรวมในปัจจุบัน ( C ) ไปเต็มลบและเป็นทางลาดขึ้นแล้วหลังจากนั้นไม่นานข้ามธรณีประตูและนี้ในการเปิดจะตามด้วย Q จึงเปลี่ยนกระแสออก ตัวเก็บประจุ ( C ) ปัจจุบันคือตอนนี้ศูนย์และความลาดชันซึ่งเป็นศูนย์ที่เหลือคงที่ที่ค่าจะได้รับในตอนท้ายของแรงกระตุ้น .

( g ) countstream ถูกสร้างขึ้นโดยหลักการการยกเลิกนาฬิกากับ Q เพื่อผลิตสัญญาณนี้ หลังจากนั้นรวมช่วงเวลานับ 2 และนับ Sigma ผลิตการใช้เคาน์เตอร์ที่เหมาะสมและระเบียน VIN สัญญาณจะโดยประมาณ โดยผ่าน countstream ( กรัม ) ลงในตัวกรองต่ำผ่าน แต่มันทนทุกข์ทรมานจากข้อบกพร่องที่กล่าวถึงในบริบทของภาพมั้ย 1A .หนึ่งในความเป็นไปได้ในการลดข้อผิดพลาดนี้จะนำข้อเสนอแนะชีพจรยาวถึงครึ่งนาฬิกาเวลาและคู่ของขนาด โดยแบ่งการต้านทานแรงกระตุ้นจึงผลิตเป็นแรงกระตุ้นจากแรงเหมือนกัน แต่หนึ่งซึ่งไม่เคยก้นลง impulses ที่อยู่ติดกัน . แล้วจะมีเกณฑ์ข้ามทุกแรงกระตุ้นในการจัดเรียงนี้พลิกปัดโมโนสเตเบิลถูกทริกเกอร์ โดยเปรียบเทียบที่ธรณีประตูข้ามจะติดตามข้ามธรณีประตูและจึงกำจัดหนึ่งในแหล่งที่มาของข้อผิดพลาดทั้งใน ADC และซิกม่าเดลต้ามอดูเลเตอร์ .