As a simple approach, consider subd

As a simple approach, consider subdividing instruction processing into two
stages: fetch instruction and execute instruction. There are times during the execution
of an instruction when main memory is not being accessed. This time could be
used to fetch the next instruction in parallel with the execution of the current one.
Figure 12.9a depicts this approach. The pipeline has two independent stages. The
first stage fetches an instruction and buffers it.When the second stage is free, the first
stage passes it the buffered instruction. While the second stage is executing the instruction,
the first stage takes advantage of any unused memory cycles to fetch and
buffer the next instruction. This is called instruction prefetch or fetch overlap. Note
that this approach, which involves instruction buffering, requires more registers. In
general, pipelining requires registers to store data between stages.
It should be clear that this process will speed up instruction execution. If the
fetch and execute stages were of equal duration, the instruction cycle time would be
halved. However, if we look more closely at this pipeline (Figure 12.9b), we will see
that this doubling of execution rate is unlikely for two reasons:

ผลลัพธ์ (ไทย) 1:

เป็นวิธีการแบบง่าย ๆ ลอง subdividing สอนการประมวลผลเป็นสองขั้นตอน: นำมาใช้สอน และดำเนินการเรียนการสอน มีเวลาในระหว่างการดำเนินการเรียนการสอนเมื่อไม่มีการเข้าถึงหน่วยความจำหลัก เวลานี้อาจจะใช้ในการดึงคำสั่งถัดไปควบคู่ไปกับการดำเนินการปัจจุบันรูป 12.9a แสดงให้เห็นวิธีการนี้ ขั้นตอนการมีสองขั้นตอนอิสระ การระยะแรกรับคำสั่ง และบัฟเฟอร์มัน เมื่อขั้นที่สองคือฟรี ครั้งแรกระยะส่งผ่านคำสั่งบัฟเฟอร์ ในขณะที่ขั้นสองเป็นการดำเนินการคำสั่งขั้นตอนแรกใช้ประโยชน์ของวงจรใด ๆ ไม่ได้ใช้หน่วยความจำเพื่อนำมาใช้ และบัฟเฟอร์คำสั่งถัดไป เรียกว่าคำสั่งดึงข้อมูลล่วงหน้า หรือนำมาใช้ทับซ้อน หมายเหตุว่า วิธีการนี้ ซึ่งเกี่ยวข้องกับคำสั่งบัฟเฟอร์ ต้องลงทะเบียนเพิ่มเติม ในทั่วไป pipelining ต้องการเก็บข้อมูลระหว่างขั้นตอนการลงทะเบียนควรมีความชัดเจนว่า กระบวนการนี้จะเร่งดำเนินการเรียนการสอน ถ้าการนำมาใช้ และดำเนินการขั้นตอนระยะเวลาเท่า คำสั่งเวลาวงจรจะแบ่งครึ่ง อย่างไรก็ตาม ถ้าเราดูอย่างใกล้ชิดมากขึ้น (รูป 12.9b) ท่อนี้ เราจะเห็นที่นี้เพิ่มอัตราการดำเนินการไม่น่าด้วยเหตุผลสองประการ:

ผลลัพธ์ (ไทย) 2:

ในฐานะที่เป็นวิธีการง่ายๆพิจารณาแบ่งคำสั่งประมวลผลเป็นสอง
ขั้นตอน: ดึงข้อมูลคำแนะนำและดำเนินการเรียนการสอน มีหลายครั้งในระหว่างการดำเนินที่มี
การเรียนการสอนเมื่อหน่วยความจำหลักไม่ได้ถูกเข้าถึงได้ เวลานี้อาจจะ
ใช้ในการดึงข้อมูลการเรียนการสอนต่อไปในแบบคู่ขนานกับการดำเนินการของหนึ่งในปัจจุบัน.
รูป 12.9a แสดงให้เห็นถึงวิธีการนี้ ท่อมีสองขั้นตอนที่เป็นอิสระ
ขั้นตอนแรกเรียกคำสั่งและบัฟเฟอร์มันเมื่อขั้นตอนที่สองเป็นอิสระเป็นครั้งแรก
บนเวทีการเรียนการสอนผ่านมันบัฟเฟอร์ ขณะที่ขั้นตอนที่สองคือการดำเนินการเรียนการสอน
ขั้นตอนแรกใช้ประโยชน์จากวงจรหน่วยความจำที่ไม่ได้ใช้ในการดึงข้อมูลและ
buffer การเรียนการสอนต่อไป นี้เรียกว่าการเรียนการสอน prefetch หรือเรียกซ้อนทับกัน ทราบ
ว่าวิธีการนี้ที่เกี่ยวข้องกับการเรียนการสอนบัฟเฟอร์ต้องลงทะเบียนเพิ่มเติม ใน
ทั่วไป pipelining ต้องลงทะเบียนเพื่อเก็บข้อมูลระหว่างขั้นตอน.
มันควรจะเป็นที่ชัดเจนว่ากระบวนการนี้จะเร่งดำเนินการเรียนการสอน ถ้า
ดึงข้อมูลและดำเนินการขั้นตอนเป็นระยะเวลาเท่ากันเวลาการเรียนการสอนรอบจะ
ลดลงครึ่งหนึ่ง แต่ถ้าเรามองอย่างใกล้ชิดในท่อนี้ (รูปที่ 12.9b) เราจะเห็น
ว่าสองเท่าของอัตราการดำเนินการนี้ไม่น่าเหตุผลสองประการคือ

ผลลัพธ์ (ไทย) 3:

เป็นวิธีการง่ายๆ พิจารณา subdividing คำสั่งประมวลผลออกเป็นสองขั้นตอน : รับสอน และการสอน มีหลายครั้งในช่วงประหารชีวิตของการสอนเมื่อหน่วยความจำหลัก ไม่ได้มีการเข้าถึง เวลา นี้ จะ เป็นใช้เรียกคำสั่งต่อไปในแบบคู่ขนานกับการปัจจุบันรูป 12.9a แสดงให้เห็นวิธีการนี้ ท่อที่มีสองขั้นตอนที่เป็นอิสระ ที่ขั้นตอนแรกจะเรียกการสอนและบัฟเฟอร์ เมื่อขั้นตอนที่สอง คือ ฟรี ครั้งแรกเวทีผ่านมันในการสอน ในขณะที่ขั้นตอนที่สอง คือ การดำเนินการเรียนการสอนขั้นตอนแรกที่จะใช้ประโยชน์จากหน่วยความจำที่ไม่ได้ใช้ใด ๆที่จะเรียกรอบและบัฟเฟอร์คำสั่งถัดไป นี้เรียกว่า prefetch การเรียนการสอนหรือเรียกทับซ้อนกัน หมายเหตุวิธีการนี้ซึ่งเกี่ยวข้องกับการป้องกัน การสอนต้องมีการลงทะเบียนเพิ่มเติม ในทั่วไป การทำงานต้องมีการลงทะเบียนเพื่อเก็บข้อมูลระหว่างขั้นตอนมันควรจะชัดเจนว่า กระบวนการนี้จะเพิ่มความเร็วในการสอน ถ้ารับและดำเนินการขั้นตอนมีระยะเวลาเท่ากัน เวลาจะสอนลดลง อย่างไรก็ตาม ถ้าเราดูอย่างใกล้ชิดที่ท่อนี้ ( รูปที่ 12.9b ) เราจะเห็นว่าอัตราการเพิ่มของเป็นไปได้สำหรับสองเหตุผล :