Abstract—The grand challenge of neu

Abstract—The grand challenge of neuromorphic computation
is to develop a flexible brain-like architecture capable of a
wide array of real-time applications, while striving towards the
ultra-low power consumption and compact size of the human
brain—within the constraints of existing silicon and post-silicon
technologies. To this end, we fabricated a key building block of a
modular neuromorphic architecture, a neurosynaptic core, with
256 digital integrate-and-fire neurons and a 1024×256 bit SRAM
crossbar memory for synapses using IBM’s 45nm SOI process.
Our fully digital implementation is able to leverage favorable
CMOS scaling trends, while ensuring one-to-one correspondence
between hardware and software. In contrast to a conventional
von Neumann architecture, our core tightly integrates computation
(neurons) alongside memory (synapses), which allows us
to implement efficient fan-out (communication) in a naturally
parallel and event-driven manner, leading to ultra-low active
power consumption of 45pJ/spike. The core is fully configurable
in terms of neuron parameters, axon types, and synapse states
and is thus amenable to a wide range of applications. As an
example, we trained a restricted Boltzmann machine offline to
perform a visual digit recognition task, and mapped the learned
weights to our chip.

ผลลัพธ์ (ไทย) 1:

นามธรรมซึ่งความท้าทายในแกรนด์การคำนวณ neuromorphicจะพัฒนาเป็นสมองเหมือนยืดหยุ่นสามารถเป็นของเวลาจริง ในขณะที่ใช้ความมุ่งมั่นต่อการพลังงานต่ำสุดปริมาณการใช้และขนาดกะทัดรัดขนาดของมนุษย์สมอง – ภายในข้อจำกัดของซิลิคอนที่มีอยู่และหลังซิลิโคนเทคโนโลยี เพื่อการนี้ เราประดิษฐ์เป็นองค์ประกอบสำคัญของการสถาปัตยกรรมแบบโมดูลาร์ neuromorphic หลัก neurosynaptic ด้วยเซลล์ประสาทรวม และไฟดิจิตอล 256 และ SRAM 1024 × 256 บิตหน่วยความจำคานสำหรับประสาทโดยใช้กระบวนการของ IBM 45nm ซอยการใช้งานดิจิตอลทั้งหมดของเราจึงสามารถใช้ประโยชน์ดีCMOS ขนาดแนวโน้ม มั่นแบบหนึ่งต่อหนึ่งระหว่างฮาร์ดแวร์และซอฟต์แวร์ ตรงข้ามกับแบบธรรมดาสถาปัตยกรรมของ von Neumann หลักของเราแน่นรวมคำนวณ(เซลล์) พร้อมกับหน่วยความจำ (ประสาท), ซึ่งช่วยให้เราการใช้มีประสิทธิภาพ fan-out (สื่อสาร) ในการตามธรรมชาติลักษณะขนาน และ ควบคุมเหตุการณ์ นำไปใช้งานต่ำสุดการใช้พลังงานของชั่วคราวของ 45pJ หลักมีครบที่กำหนดในแง่ของพารามิเตอร์เซลล์ประสาท แอกซอนชนิด และไซแนปส์ระบุและจึงคล้อยตามการใช้งานหลากหลาย เป็นการตัวอย่าง เราฝึกจำกัดตัวโบลทซ์มานน์เครื่องแบบออฟไลน์ทำงานการรู้จำภาพหลัก และแมปที่รู้น้ำหนักที่ชิของเรา

ผลลัพธ์ (ไทย) 2:

นามธรรมความท้าทายที่ยิ่งใหญ่ของการคำนวณ neuromorphic
คือการพัฒนาสถาปัตยกรรมสมองเช่นความยืดหยุ่นความสามารถของ
หลากหลายของการใช้งานในเวลาจริงขณะที่มุ่งมั่นที่มีต่อ
การใช้พลังงานต่ำเป็นพิเศษและมีขนาดกะทัดรัดขนาดของมนุษย์
สมองภายใต้ข้อ จำกัด ของที่มีอยู่ ซิลิกอนและหลังซิลิคอน
เทคโนโลยี ด้วยเหตุนี้เราประดิษฐ์กลุ่มอาคารที่สำคัญของ
สถาปัตยกรรม neuromorphic โมดูลาร์แกน neurosynaptic ด้วย
256 ดิจิตอลเซลล์ประสาทบูรณาการและไฟไหม้และ 1024 × 256 บิต SRAM
หน่วยความจำระยะสั้นสำหรับประสาทโดยใช้กระบวนการ 45nm SOI ของไอบีเอ็ม.
การดำเนินงานดิจิตอลอย่างเต็มที่ของเรา สามารถที่จะใช้ประโยชน์จากการที่ดี
CMOS ปรับแนวโน้มในขณะที่มั่นใจแบบหนึ่งต่อหนึ่งการติดต่อ
ระหว่างฮาร์ดแวร์และซอฟต์แวร์ ในทางตรงกันข้ามกับธรรมดา
สถาปัตยกรรมฟอนนอยมันน์หลักของเรารวมไว้แน่นคำนวณ
(เซลล์) ควบคู่ไปกับหน่วยความจำ (ประสาท) ซึ่งช่วยให้เราสามารถ
ที่จะดำเนินการได้อย่างมีประสิทธิภาพพัดลมออก (การสื่อสาร) ในธรรมชาติ
ลักษณะขนานและเหตุการณ์ที่ขับเคลื่อนนำไปสู่ที่ต่ำ ใช้งาน
การใช้พลังงานของ 45pJ / เข็ม หลักคือกำหนดอย่างเต็มที่
ในแง่ของพารามิเตอร์เซลล์ประสาทชนิดซอนและสหรัฐอเมริกาไซแนปส์
และจึงคล้อยตามความหลากหลายของการใช้งาน ในฐานะที่เป็น
ตัวอย่างเช่นเราได้รับการฝึกฝนที่ถูก จำกัด ออฟไลน์เครื่อง Boltzmann เพื่อ
ดำเนินการหลักภาพงานรับรู้และเรียนรู้ที่แมป
น้ำหนักชิปของเรา