Allowing any non-deterministic latency operation (e.g., conditional branch, pointer traversal) to the BCU would harm the existing DRAM protocol, requiring a whole new protocol design, as exemplified by hybrid memory cube (HMC). By keeping all BCU operations having deterministic latencies, the buffered compare operations can be issued in the form of normal DRAM commands, such as RD, WR, ACT, PRE, and REF. For this purpose, any component that would incur uncertainty, such as caches, branches, or complicated pipelines are avoided in our architecture. This helps not only keep the existing DRAM protocol, but also maintains the logic lightweight.
ไม่อนุญาตให้ใด ๆแอบแฝงการดำเนินงาน deterministic ( เช่น , สาขา , ตัวชี้หรือเงื่อนไข ) การประกันภัยจะเป็นอันตรายต่อที่มีอยู่ DRAM โปรโตคอล , ต้องออกแบบระบบใหม่ทั้งหมด เป็น exempli จึงเอ็ดโดยก้อนหน่วยความจำไฮบริด ( HMC ) โดยการดำเนินงาน deterministic . ทั้งหมดมีศักยภาพในการดำเนินงาน การเปรียบเทียบสามารถออกในรูปแบบของคำสั่ง DRAM ปกติเช่น Rd , WR , พระราชบัญญัติ , Pre , และใช้สำหรับวัตถุประสงค์นี้ ส่วนประกอบใด ๆที่จะก่อให้เกิดความไม่แน่นอนเช่นแคช กิ่งไม้ หรือซับซ้อนท่อจะหลีกเลี่ยงในสถาปัตยกรรมของเรา นี้จะช่วยให้ไม่เพียง แต่รักษาที่มีอยู่ของพิธีสาร แต่ยังคงรักษาตรรกะที่มีน้ำหนักเบา
การแปล กรุณารอสักครู่..