Figure 23 shows how a symmetric PWM

Figure 23 shows how a symmetric PWM waveform can be generated using the up-down-count mode of
the TBCTR. In this mode 0%-100% DC modulation is achieved by using equal compare matches on the
up count and down count portions of the waveform. In the example shown, CMPA is used to make the
comparison. When the counter is incrementing the CMPA match will pull the PWM output high. Likewise,
when the counter is decrementing the compare match will pull the PWM signal low. When CMPA = 0, the
PWM signal is low for the entire period giving the 0% duty waveform. When CMPA = TBPRD, the PWM
signal is high achieving 100% duty.
When using this configuration in practice, if you load CMPA/CMPB on zero, then use CMPA/CMPB values
greater than or equal to 1. If you load CMPA/CMPB on period, then use CMPA/CMPB values less than or
equal to TBPRD-1. This means there will always be a pulse of at least one TBCLK cycle in a PWM period
which, when very short, tend to be ignored by the system.

ผลลัพธ์ (ไทย) 1:

รูปที่ 23 แสดงรูปคลื่น PWM ที่สมมาตรจะสร้างโดยใช้โหมดนับขึ้นลงของ
TBCTR ใน นี้โหมด 0% - 100% ทำได้ โดยตรงเปรียบเทียบเท่ากับ DC เอ็ม
นับ และ ลงจำนวนบางส่วนของรูปคลื่น ในตัวอย่างที่แสดง ใช้ CMPA เพื่อทำการ
เปรียบเทียบ เมื่อเพิ่มตัวนับ การจับ CMPA จะดึง PWM ที่ผลผลิตสูง ในทำนองเดียวกัน,
เมื่อตัวนับมีการ decrementing การจับคู่เปรียบเทียบจะดึงสัญญาณ PWM ต่ำ เมื่อ CMPA = 0
สัญญาณ PWM จะต่ำสำหรับทั้งรอบระยะเวลาให้รูปคลื่นภาษี 0% เมื่อ CMPA = TBPRD, PWM
สัญญาณจะบรรลุภาษี 100% สูง
เมื่อใช้ค่านี้ในทางปฏิบัติ ถ้าคุณโหลด CMPA/CMPB ในศูนย์ แล้วใช้ค่า CMPA/CMPB
มากกว่า หรือเท่ากับ 1 ถ้าคุณโหลด CMPA/CMPB ในรอบระยะเวลา แล้ว ใช้ CMPA/CMPB ค่าน้อยกว่า หรือ
เท่ากับ TBPRD-1 นี้หมายถึง เสมอจะมีพัลส์ของวงจร TBCLK น้อยระยะ PWM
ซึ่ง เมื่อสั้นมาก มีแนวโน้มจะข้ามระบบ

ผลลัพธ์ (ไทย) 2:

รูปที่ 23 แสดงให้เห็นว่าสัญญาณ PWM สมมาตรสามารถสร้างขึ้นโดยใช้โหมดการขึ้นลงนับ
TBCTR ในโหมดนี้ 0% -100% ปรับดีซีจะทำได้โดยใช้เปรียบเทียบการแข่งขันที่เท่าเทียมกันในการ
นับขึ้นและนับลงบางส่วนของสัญญาณ ในตัวอย่างที่แสดงให้ CMPA ถูกนำมาใช้เพื่อให้
การเปรียบเทียบ เมื่อเคาน์เตอร์จะเพิ่มขึ้นการแข่งขัน CMPA จะดึงออก PWM สูง ในทำนองเดียวกัน
เมื่อเคาน์เตอร์เป็น decrementing การแข่งขันเปรียบเทียบจะดึงสัญญาณ PWM ต่ำ เมื่อ CMPA = 0
สัญญาณ PWM อยู่ในระดับต่ำเป็นระยะเวลาทั้งหมดให้ 0% สัญญาณหน้าที่ เมื่อ CMPA = TBPRD, PWM
สัญญาณสูงคือการบรรลุหน้าที่ 100%
เมื่อใช้การกำหนดค่านี้ในทางปฏิบัติถ้าคุณโหลด CMPA / CMPB ที่ศูนย์แล้วใช้ CMPA / CMPB ค่า
มากกว่าหรือเท่ากับ 1. ถ้าคุณโหลด CMPA / CMPB ระยะเวลาจากนั้นใช้ค่า CMPA / CMPB น้อยกว่าหรือ
เท่ากับ TBPRD-1 ซึ่งหมายความว่ามีจะเป็นพัลส์ของวงจร TBCLK อย่างน้อยหนึ่งในช่วงเวลา PWM
ซึ่งเมื่อสั้นมากมีแนวโน้มที่จะถูกละเว้นโดยระบบ

ผลลัพธ์ (ไทย) 3:

รูปที่ 23 แสดงให้เห็นว่าสัญญาณ PWM สมมาตรสามารถสร้างขึ้นโดยใช้โหมดนับขึ้นลง
tbctr . ในโหมดนี้ 0% - 100% สัญญาณ DC ได้โดยใช้การแข่งขันเปรียบเทียบเท่ากับบน
ขึ้นและนับลงนับบางส่วนของสัญญาณ ในตัวอย่างที่แสดง , โคปา ใช้ทํา
เปรียบเทียบ เมื่อนับเป็น incrementing ที่โคปา ราคาจะดึง PWM ประสิทธิภาพสูง อนึ่ง
เมื่อนับเป็น decrementing เปรียบเทียบราคาจะดึงสัญญาณ PWM ต่ำ เมื่อโคปา = 0 , สัญญาณ PWM ต่ำ
ตลอดระยะเวลาการให้ 0% หน้าที่รูปคลื่น เมื่อโคปา = tbprd , สัญญาณ PWM
สูงบรรลุ 100% หน้าที่ .
เมื่อใช้การตั้งค่านี้ในการปฏิบัติ ถ้าคุณโหลดโคปา / cmpb ในศูนย์ แล้วใช้ค่า
/ cmpb โคปา มากกว่าหรือเท่ากับ 1 ถ้าคุณโหลดโคปา / cmpb ในช่วงแล้วใช้โคปา / cmpb น้อยกว่าหรือเท่ากับค่า
tbprd-1 . ซึ่งหมายความว่าจะต้องมีอย่างน้อยหนึ่ง tbclk ชีพจรในช่วงวงจร PWM
ที่สั้นมากมักจะถูกละเว้น โดยระบบ