The voltage measured during an arc

The voltage measured during an arc fault with the vibration test is numerized (figure 11 - Arc voltage measured). The output signal of the figure 11 represents the detection result obtained by ModelSim. The simulation result are identical for both architectures. Once a edge appears in the input signal, a peak appears at the output. The peak is positive with a rising edge, the falling edge causes the appearance of a negative peak at the output. The differences between the two algorithms concern the occupied area and the critical path of FPGA.

ผลลัพธ์ (ไทย) 1:

แรงดันไฟฟ้าที่วัดในข้อบกพร่องที่ส่วนโค้ง ด้วยการทดสอบการสั่นสะเทือนคือ numerized (รูป 11 - วัดแรงดันไฟฟ้า Arc) สัญญาณออกของรูป 11 แสดงผลการตรวจสอบได้ โดย ModelSim ผลการจำลองจะเหมือนกันสำหรับทั้งสถาปัตยกรรม เมื่อเป็นที่ปรากฏขึ้นในสัญญาณอินพุต สูงสุดปรากฏผลลัพธ์ จุดสูงสุดบวกกับการเพิ่มขึ้น ขอบตกทำให้ลักษณะที่ปรากฏของผลลัพธ์สูงสุดลบ ความแตกต่างระหว่างอัลกอริทึมที่สองเกี่ยวข้องพื้นที่ว่างและเส้นทางสำคัญของ FPGA

ผลลัพธ์ (ไทย) 2:

แรงดันไฟฟ้าที่วัดได้ในช่วงโค้งคว​​ามผิดกับการทดสอบการสั่นสะเทือนจะ numerized (รูปที่ 11 - แรงดันไฟฟ้า Arc วัด) สัญญาณของรูปที่ 11 แสดงให้เห็นถึงการตรวจสอบผลที่ได้จากการ ModelSim ผลการจำลองเหมือนกันสำหรับทั้งสถาปัตยกรรม เมื่อขอบปรากฏในสัญญาณอินพุตเป็นจุดสูงสุดจะปรากฏขึ้นที่เอาท์พุท ยอดเขาที่เป็นบวกกับขอบเพิ่มขึ้นขอบลดลงทำให้เกิดลักษณะของยอดเชิงลบที่ส่งออก ความแตกต่างระหว่างทั้งสองขั้นตอนวิธีการเกี่ยวกับพื้นที่ที่ถูกครอบครองและเส้นทางที่สำคัญของ FPGA

ผลลัพธ์ (ไทย) 3:

แรงดันที่วัดได้ในระหว่างความผิดส่วนโค้งที่มีการสั่นสะเทือนการทดสอบ numerized ( 11 - อาร์ค แรงดันวัดรูป ) เอาท์พุทสัญญาณในรูปที่ 11 แสดงถึงการตรวจสอบผลที่ได้จาก modelsim . ผลการจำลองแบบจะเหมือนกันสำหรับทั้งสถาปัตยกรรม . เมื่อขอบปรากฏสัญญาณ , สูงสุดปรากฏในการส่งออก ยอดเป็นบวกเพิ่มขึ้นขอบ ขอบล้มทำให้ลักษณะของยอดลบที่ออก ความแตกต่างระหว่างสองขั้นตอนวิธีเกี่ยวกับพื้นที่ว่างและวิกฤติของ FPGA