Figure 7-1 A steady-state circuit e

Figure 7-1 A steady-state circuit excited by a sinusoidal input voltage. This circuit is represented both (a)
in the time domain and (b) in the frequency domain.
Next, let Y2 denote the admittance of the parallel combination of R2 and 1/jw C. That is,

ผลลัพธ์ (ไทย) 1:

รูปที่ 7-1 A-ท่อนวงจรตื่นเต้น โดยแรงดันไฟฟ้าอินพุตซายน์ วงจรนี้จะแสดงทั้งสอง (a)ในโดเมนเวลา (b) ในโดเมนความถี่ถัดไป ให้ Y2 แสดงการเข้ามาของชุดขนาน R2 และ C. 1/เจ ดับบลิว นั่นก็คือ

ผลลัพธ์ (ไทย) 2:

รูปที่ 7-1 วงจรมั่นคงของรัฐความตื่นเต้นโดยแรงดันไฟฟ้าอินพุตซายน์ วงจรนี้เป็นตัวแทนของทั้งสอง (ก)
ในโดเมนเวลาและ (ข) ในโดเมนความถี่.
ถัดไปให้ Y2 แสดงอนุญาติการผสมแบบขนานของ R2 และ 1 / เจดับบลิวซีที่เป็นไป