defective STT-RAM lines. We measure

defective STT-RAM lines. We measure this duration and use it
to estimate and analyze the lifetime. Figure 5b compares the
lifetime of the hybrid cache with baseline configurations. The
left column is the lifetime of fully STT-RAM cache with no
wear-leveling scheme normalized to lifetime of the hybrid
cache using the proposed management policies. Although
baseline has double L2 cache size, its lifetime is just 7.6% of
the hybrid structure for PARSEC-2 programs which results in
49.4 endurance enhancement for hybrid structure.

ผลลัพธ์ (ไทย) 1:

รายการ STT RAM ชำรุด เราวัดระยะเวลานี้ และใช้การประเมิน และวิเคราะห์อายุการใช้งาน รูปที่ 5b เปรียบเทียบอายุการใช้งานของแคชไฮบริดกับการกำหนดค่าพื้นฐาน ที่คอลัมน์ซ้ายเป็นของสมบูรณ์ STT RAM แคมีโครงร่างระดับสวมใส่ตามปกติเพื่ออายุการใช้งานแบบผสมแคใช้นโยบายจัดการเสนอ ถึงแม้ว่าหลักมีขนาดของแคช L2 คู่ อายุการใช้งานของมันเป็นเพียง 7.6% ของโครงสร้างผสมสำหรับโปรแกรม PARSEC-2 ซึ่งผลเพิ่มประสิทธิภาพความทนทาน 49.4 สำหรับโครงสร้างแบบผสมผสาน

ผลลัพธ์ (ไทย) 2:

มีข้อบกพร่องสาย STT-RAM
เราวัดในช่วงระยะเวลานี้และใช้มันเพื่อประเมินและวิเคราะห์อายุการใช้งาน รูปที่ 5b
เปรียบเทียบชีวิตของแคชไฮบริดกับการกำหนดค่าพื้นฐาน
คอลัมน์ด้านซ้ายคืออายุการใช้งานได้อย่างเต็มที่แคช STT-RAM กับไม่มีการสึกหรอโครงการปรับระดับปกติอายุการใช้งานของไฮบริดแคชใช้นโยบายการจัดการที่นำเสนอ แม้ว่าพื้นฐานมีสองขนาดแคช L2 อายุการใช้งานของมันเป็นเพียง 7.6% ของโครงสร้างไฮบริดสำหรับโปรแกรมพาร์เซก-2 ซึ่งจะส่งผลในการเพิ่มประสิทธิภาพของความอดทน 49.4 โครงสร้างไฮบริด

ผลลัพธ์ (ไทย) 3:

สาย stt-ram มีข้อบกพร่อง เราวัดระยะเวลานี้และใช้มันเพื่อประเมินและวิเคราะห์
อายุการใช้งาน รูป 5B เปรียบเทียบ
อายุการใช้งานของแคชไฮบริดกับการกำหนดค่าพื้นฐาน
คอลัมน์ซ้าย คืออายุครบ stt-ram แคชกับไม่ใส่แบบปกติ เพื่อปรับระดับ
อายุการใช้งานของแคชไฮบริด
การเสนอนโยบายการบริหาร แม้จะมีขนาดของแคช L2
2 คู่ ,อายุการใช้งานของมันเป็นเพียง 7.6 %
โครงสร้างไฮบริดสำหรับ parsec-2 โปรแกรมซึ่งผลในการเพิ่มความอดทน
49.4 โครงสร้างไฮบริด