Scan-programmable thresholds are se

Scan-programmable thresholds are set using multiplexers to
select the desired TDC output bit. To avoid mismatch
between rising and falling delays in the TRC, the DVM is only
enabled on alternate core clock cycles, corresponding to a 1-
cycle accuracy and a 2-cycle readout. The DVM and core
share the same VCC, thus capturing the effects of VCC and
temperature variations on data and clock distribution delays
[5]. The TDC output can be translated to frequency, voltage,
or temperature. DVM frequency (FDVM) is determined by
placing the core into a quiet state and observing the TDC
output at different FCLK values. Similarly, the TDC output is
mapped to VCC or temperature by observing the TDC output at
different VCC or temperature values.

ผลลัพธ์ (ไทย) 1:

ตั้งขีดจำกัดโปรแกรมการสแกนโดยใช้ตัวให้เลือกแสดงผลบิตที่ต้องการของบริษัททีดีซี เพื่อหลีกเลี่ยงการไม่ตรงกันเพิ่มขึ้น และลดลงความล่าช้าในการอาร์ DVM มีเท่านั้นเปิดใช้งานในรอบสัญญาณนาฬิกาหลักอื่น ที่สอดคล้องกับ 1-วนถูกต้องและอ่านออกเป็น 2 วงจร DVM และหลักแบ่งปัน VCC เดียว จึง จับผลของ VCC และเปลี่ยนแปลงของอุณหภูมิในความล่าช้าในการกระจายข้อมูลและนาฬิกา[5] . บริษัททีดีซีเอาท์พุทสามารถแปลความถี่ แรงดันหรืออุณหภูมิ ความถี่ DVM (FDVM) จะถูกกำหนดโดยวางหลักเข้าสู่สถานะที่เงียบสงบและปฏิบัติการบริษัททีดีซีแสดงผลที่แตกต่างกัน FCLK ในทำนองเดียวกัน บริษัททีดีซีผลลัพธ์เป็นแม็ปกับ VCC หรืออุณหภูมิ โดยการสังเกตผลผลิตบริษัททีดีซีที่ค่า VCC หรืออุณหภูมิแตกต่างกัน

ผลลัพธ์ (ไทย) 2:

เกณฑ์การสแกนโปรแกรมที่มีการตั้งค่าการใช้มัลติเพื่อ
เลือกบิตเอาท์พุท TDC ที่ต้องการ เพื่อหลีกเลี่ยงไม่ตรงกัน
ระหว่างที่เพิ่มขึ้นและความล่าช้าใน TRC ล้ม DVM เป็นเพียงการ
เปิดใช้งานบนสลับรอบนาฬิกาหลักที่สอดคล้องกับ 1-
ความถูกต้องและวงจรการอ่าน 2 รอบ DVM และแกน
แบ่งปัน VCC เดียวกันจึงจับผลกระทบของ VCC และ
อุณหภูมิรูปแบบในข้อมูลและความล่าช้าในการจัดจำหน่ายนาฬิกา
[5] เอาท์พุท TDC สามารถแปลความถี่แรงดัน
หรืออุณหภูมิ DVM ความถี่ (FDVM) จะถูกกำหนดโดย
การวางหลักเข้าสู่สถานะที่เงียบสงบและสังเกต TDC
เอาท์พุทที่ค่า FCLK ที่แตกต่างกัน ในทำนองเดียวกันการส่งออก TDC เป็น
แมปไป VCC หรืออุณหภูมิโดยการสังเกตการส่งออกที่ TDC
VCC หรืออุณหภูมิที่แตกต่างกันค่า

ผลลัพธ์ (ไทย) 3:

สแกนโปรแกรม ซึ่งจะใช้เพื่อตั้งค่าบอร์ดเลือกผลิตภัณฑ์ที่ต้องการผลผลิตน้อย เพื่อหลีกเลี่ยงไม่ตรงกันระหว่างที่เพิ่มขึ้นและลดความล่าช้าใน TRC , DVM เป็นเพียงเปิดใช้งานบนสลับแกนนาฬิการอบที่ 1ความถูกต้องวงจรและอ่านรอบ 2 . ใน DVM และแกนแบ่งปัน VCC เดียวกันจึงจับผลของ VCC และการเปลี่ยนแปลงของอุณหภูมิในการกระจายข้อมูลและนาฬิกาที่ล่าช้า[ 5 ] ป้าย : ผลผลิตที่สามารถแปลความถี่ แรงดันหรืออุณหภูมิ ความถี่ DVM ( fdvm ) จะถูกกำหนดโดยวางหลักเป็นเงียบและสังเกตป้ายสถานะค่า fclk ผลผลิตที่แตกต่างกัน ส่วนป้าย ออก เป็นแมป VCC หรืออุณหภูมิโดยสังเกตป้ายออกที่VCC ที่แตกต่างกันหรือค่าอุณหภูมิ