Abstract —This paper describes a fl

Abstract —This paper describes a flexible hardware and software
architecture that is simple, works with almost all Software Defined Radios (SDR) in market today and is vendor independent
in its implementation. Usually, an engineer targets a particular
platform which needs considerable time and manpower for
process of design and development. The proposed architecture
can be applied almost exclusively to the FPGAs, using a soft
processor core to perform basic software functions as well as
the main role of digital signal processing. The memory map to
other logic modules and external peripherals as well as a bootloader for loading the software image have been designed. A
FIFO based component interface has been designed to maintain communication between modules and external devices as
well as a data logger module for debug purposes. Since the
entire hardware-software ecosystem is built on a single FPGA
using Register Transfer Level (RTL) coding, it can freely be
used on any FPGA family by any FPGA vendor with minor
modifications. This allows us to build powerful SDR systems
even using basic FPGA kits, an RF-frontend and an Analog-toDigital (ADC) module. A survey of open source processor cores
is conducted to estimate resource usage and complexity on an
FPGA. This can be used to select an FPGA and a processor
core such that the entire system can run on a single FPGA.
This architecture is implemented on an existing SDR platform
and all features are successfully validated on the hardware.
Data logged from this system while running a sample signal
processing implementation, was tested in Matlab and was shown
to have correct time and frequency domain signals at various
points in the signal processing chain.

ผลลัพธ์ (ไทย) 1:

นามธรรมซึ่งเอกสารนี้อธิบายถึงฮาร์ดแวร์มีความยืดหยุ่นและซอฟต์แวร์สถาปัตยกรรมที่เรียบง่าย ทำงานกับทุกซอฟต์แวร์กำหนดวิทยุ (SDR) ในตลาดปัจจุบัน และเป็นอิสระในการดำเนินการ มักจะ วิศวกรเป้าหมายเฉพาะซึ่งต้องใช้เวลามากและกำลังคนสำหรับกระบวนการของการออกแบบและพัฒนา สถาปัตยกรรมนำเสนอสามารถใช้ได้โดยเฉพาะกับ FPGAs ใช้นุ่มนวลตัวประมวลผลหลักการทำงานซอฟต์แวร์พื้นฐานเป็นบทบาทหลักของการประมวลผลสัญญาณดิจิตอล แผนที่หน่วยความจำโมดูลอื่น ๆ ตรรกะ และอุปกรณ์ต่อพ่วงภายนอก เป็น bootloader สำหรับการโหลดภาพซอฟต์แวร์ถูกออกแบบมา AFIFO ที่ใช้คอมโพเนนต์อินเตอร์เฟซได้รับการสื่อสารระหว่างโมดูลและอุปกรณ์ภายนอกเป็นรักษาเป็นโมดูบันทึกข้อมูลสำหรับวัตถุประสงค์ในการตรวจแก้จุดบกพร่องอย่างดี ตั้งแต่การสร้างระบบนิเวศทั้งฮาร์ดแวร์ซอฟต์แวร์บน FPGA เดียวใช้รหัสลงทะเบียนโอนระดับ (RTL) สามารถได้อย่างอิสระได้ใช้ในครอบครัว FPGA ใด ๆ ผู้จัดจำหน่ายใด ๆ FPGA กับรองการปรับเปลี่ยน นี้ช่วยให้เราสร้างระบบ SDR มีประสิทธิภาพแม้แต่ใช้ชุด FPGA พื้นฐาน การ RF frontend และการโมอะนาล็อก-toDigital (ADC) การสำรวจของแกนประมวลผลมาเปิดดำเนินการประเมินการใช้ทรัพยากรและความซับซ้อนในการFPGA นี้สามารถใช้เพื่อเลือกตัว FPGA และตัวประมวลผลหลักเช่นที่ระบบทั้งหมดสามารถเรียกใช้บน FPGA เดียวสถาปัตยกรรมนี้จะนำมาใช้บนแพลตฟอร์มถอนอยู่และคุณลักษณะทั้งหมดจะถูกตรวจสอบบนฮาร์ดแวร์เรียบร้อยแล้วข้อมูลที่บันทึกจากระบบนี้ขณะเรียกใช้สัญญาณอย่างประมวลผลการดำเนินงาน ทดสอบใน Matlab และแสดงเวลาที่ถูกต้องและความถี่สัญญาณที่หลากหลายจุดในการประมวลผลสัญญาณ

ผลลัพธ์ (ไทย) 2:

กระดาษ -This บทคัดย่ออธิบายฮาร์ดแวร์และซอฟต์แวร์ที่มีความยืดหยุ่น
สถาปัตยกรรมที่ง่ายทำงานร่วมกับเกือบทุกวิทยุซอฟแวร์ที่กำหนด (SDR) ในตลาดวันนี้และเป็นผู้ค้าอิสระ
ในการดำเนินงานของ โดยปกติแล้ววิศวกรเป้าหมายเฉพาะ
แพลตฟอร์มซึ่งต้องใช้เวลามากและกำลังคนสำหรับ
ขั้นตอนของการออกแบบและการพัฒนา สถาปัตยกรรมที่นำเสนอ
สามารถนำมาใช้เกือบเฉพาะกับ FPGA โดยใช้นุ่ม
Core Processor ในการปฏิบัติหน้าที่ซอฟต์แวร์พื้นฐานเช่นเดียวกับ
บทบาทหลักของการประมวลผลสัญญาณดิจิตอล แผนที่ของหน่วยความจำเพื่อ
โมดูลตรรกะอื่น ๆ และอุปกรณ์ต่อพ่วงภายนอกเช่นเดียวกับ bootloader สำหรับการโหลดภาพซอฟแวร์ที่ได้รับการออกแบบ
อินเตอร์เฟซแบบ FIFO องค์ประกอบตามที่ได้รับการออกแบบมาเพื่อรักษาการสื่อสารระหว่างโมดูลและอุปกรณ์ภายนอกเป็น
อย่างดีเป็นโมดูล Data Logger เพื่อวัตถุประสงค์ในการแก้ปัญหา เนื่องจาก
ระบบนิเวศฮาร์ดแวร์ซอฟต์แวร์ทั้งหมดจะถูกสร้างขึ้นบน FPGA เดียว
ใช้สมัครสมาชิกระดับโอนเงิน (RTL) การเขียนโปรแกรมก็สามารถได้อย่างอิสระจะ
ใช้ในการใด ๆ ครอบครัว FPGA โดยผู้ขาย FPGA ใด ๆ กับผู้เยาว์
การปรับเปลี่ยน นี้จะช่วยให้เราสามารถสร้างระบบ SDR ที่มีประสิทธิภาพ
แม้จะใช้ชุด FPGA พื้นฐานการ RF-ส่วนหน้าและอนาล็อก toDigital (ADC) โมดูล จากการสำรวจมาเปิดแกนประมวลผล
จะดำเนินการเพื่อประเมินการใช้ทรัพยากรและความซับซ้อนใน
FPGA นี้สามารถใช้ในการเลือก FPGA และหน่วยประมวลผล
หลักเช่นว่าระบบทั้งหมดสามารถทำงานบน FPGA เดียว.
สถาปัตยกรรมนี้จะดำเนินการบนแพลตฟอร์ม SDR ที่มีอยู่
และคุณสมบัติทั้งหมดจะถูกตรวจสอบที่ประสบความสำเร็จบนฮาร์ดแวร์.
ข้อมูลเข้าสู่ระบบจากระบบนี้ในขณะที่ทำงาน ตัวอย่างสัญญาณ
การดำเนินการประมวลผลได้รับการทดสอบใน Matlab และถูกนำมาแสดง
ที่จะมีเวลาและโดเมนความถี่สัญญาณที่ถูกต้องในหลาย ๆ
จุดในห่วงโซ่การประมวลผลสัญญาณ

ผลลัพธ์ (ไทย) 3:

บทคัดย่อ - บทความนี้จะกล่าวถึงฮาร์ดแวร์และซอฟต์แวร์ที่มีความยืดหยุ่นสถาปัตยกรรมที่เรียบง่าย ทำงานร่วมกับเกือบทุกซอฟต์แวร์กำหนดวิทยุ ( SDR ) ในตลาดวันนี้และผู้ขายอิสระในการใช้งาน . โดยปกติ เป็นวิศวกรที่เป้าหมายโดยเฉพาะแพลตฟอร์มซึ่งต้องใช้เวลามากและกำลังคนกระบวนการออกแบบและการพัฒนา เสนอสถาปัตยกรรมสามารถใช้เกือบเฉพาะในการออกแบบ , การใช้นุ่มหน่วยประมวลผลหลักเพื่อแสดงการทำงานของซอฟต์แวร์พื้นฐานเช่นเดียวกับบทบาทหลักของการประมวลสัญญาณแบบดิจิตอล หน่วยความจำแผนที่ลอจิกโมดูลอื่น ๆและอุปกรณ์ต่อพ่วงภายนอก รวมทั้งเป็น Bootloader สำหรับโหลดรูปภาพซอฟต์แวร์ได้รับการออกแบบ เป็นมาก่อนได้ก่อน ( FIFO ) ตามองค์ประกอบอินเตอร์เฟซที่ได้รับการออกแบบมาเพื่อรักษาสื่อสารระหว่างโมดูลและอุปกรณ์ภายนอก เช่นรวมทั้งบันทึกข้อมูลโมดูลสำหรับดีบั๊ก วัตถุประสงค์ ตั้งแต่ฮาร์ดแวร์ ซอฟต์แวร์ ทั้งหมดของระบบนิเวศสร้างบนเอฟพีจีเอ เดียวใช้ระดับการลงทะเบียน ( RTL ) นะครับ มันสามารถเป็นใช้ในอุตสาหกรรมในครอบครัว โดยผู้ขาย FPGA กับผู้เยาว์การปรับเปลี่ยน นี้ช่วยให้เราสามารถสร้างระบบ SDR ที่มีประสิทธิภาพแม้จะใช้ชุด FPGA เบื้องต้น เป็น frontend RF และอะนาล็อก todigital ( ADC ) โมดูล การสำรวจแหล่งหน่วยประมวลผลคอร์ เปิดมีวัตถุประสงค์เพื่อประเมินการใช้ทรัพยากรและความซับซ้อนในFPGA นี้สามารถใช้เพื่อเลือก FPGA และประมวลผลหลักที่ทั้งระบบสามารถทำงานบน FPGA เดียวสถาปัตยกรรมนี้จะดำเนินการบนแพลตฟอร์มแบบ SDR ที่มีอยู่และตรวจสอบคุณสมบัติเรียบร้อยแล้วบนฮาร์ดแวร์ข้อมูลที่บันทึกจากระบบนี้ในขณะที่ใช้สัญญาณตัวอย่างการประมวลผลการดำเนินงานการทดสอบ MATLAB และถูกแสดงมีเวลาที่ถูกต้องและสัญญาณความถี่โดเมนที่ต่าง ๆจุดในการประมวลผลสัญญาณโซ่