The TBCLK (Time Base Clock) within

The TBCLK (Time Base Clock) within each enabled ePWM module is stopped. (default). If,
however, the ePWM clock enable bit is set in the PCLKCR1 register, then the ePWM module will still be clocked by SYSCLKOUT even if TBCLKSYNC is 0.

ผลลัพธ์ (ไทย) 1:

TBCLK (นาฬิกา Base) ภายในแต่ละโมดูล ePWM ที่เปิดใช้งานจะหยุด (ค่าเริ่มต้น) ถ้า,
อย่างไรก็ตาม การเปิดใช้งานนาฬิกา ePWM บิตถูกกำหนดในการลงทะเบียน PCLKCR1 โม ePWM จะยังคงถูกตอกบัตร โดย SYSCLKOUT แม้ว่า TBCLKSYNC เป็น 0

ผลลัพธ์ (ไทย) 2:

TBCLK (ฐานเวลานาฬิกา) ภายในโมดูล ePWM เปิดการใช้งานแต่ละคนจะหยุด (ค่าเริ่มต้น) หาก
แต่นาฬิกา ePWM ช่วยให้บิตตั้งอยู่ใน PCLKCR1 ลงทะเบียนแล้วโมดูล ePWM จะยังคงได้รับการโอเวอร์คล็อกโดย SYSCLKOUT แม้ว่า TBCLKSYNC คือ 0

ผลลัพธ์ (ไทย) 3:

การ tbclk ( นาฬิกาเวลาฐาน ) ภายในแต่ละการใช้งาน epwm โมดูลจะหยุด ( ค่าเริ่มต้น ) ถ้า
อย่างไรก็ตาม epwm นาฬิกาให้บิตเป็นชุดใน pclkcr1 ลงทะเบียนแล้ว epwm โมดูลจะยังคงถูกปกคลุมด้วย sysclkout แม้ว่า tbclksync เป็น 0