The Cortex-M3 core defines a sophis

The Cortex-M3 core defines a sophisticated priority mechanism that allows interrupt sources to be assigned both a priority and a sub-priority. At a given priority level, two interrupt sources are serviced in order of their subpriority (lower number takes precedence). If an interrupt handler is active and another interrupt arrives with a lower priority number, the the active handler will be preempted. The Cortex-M3 defines up to 8 priority level bits that may be split among the priority and sub-priority fields. The STM32 processor implements only 4 of these bits. Throughout this book we utilize a configuration where 0 bits are allocated to priority and 4 bits are allocated to sub-priority. In other words, we choose not to enable interrupt preemption

ผลลัพธ์ (ไทย) 1:

หลัก Cortex M3 กำหนดกลไกสำคัญที่ทันสมัยที่ช่วยให้ขัดจังหวะแหล่งกำหนดระดับความสำคัญและสำคัญที่สุดย่อย ที่ระดับความสำคัญที่กำหนด แหล่งขัดจังหวะสองจะเซอร์วิสในลำดับของตน subpriority (ต่ำกว่าหมายเลขใช้เวลาก่อน) ถ้าตัวจัดการการขัดจังหวะการทำงานอยู่ และมาขัดจังหวะอีก ด้วยหมายเลขลำดับความสำคัญต่ำ การจัดการที่ใช้งานอยู่จะถูกคั่นทำ Cortex M3 กำหนดถึง 8 ระดับความสำคัญระดับบิตซึ่งอาจแบ่งได้ในฟิลด์ระดับความสำคัญและลำดับความสำคัญย่อย หน่วยประมวลผลต้องใช้ STM32 ใช้ 4 ของบิตเหล่านี้ ตลอดหนังสือเล่มนี้ เราใช้การกำหนดค่าบิต 0 จะปันส่วนให้ความสำคัญ และ 4 บิตถูกปันส่วนให้ย่อยสำคัญที่ ในคำอื่น ๆ เราเลือกไม่เปิดใช้งานการขัดจังหวะ preemption

ผลลัพธ์ (ไทย) 2:

แกน Cortex-M3 กำหนดลำดับความสำคัญของกลไกที่ซับซ้อนที่ช่วยให้แหล่งที่มาขัดจังหวะที่ได้รับมอบหมายทั้งจัดลำดับความสำคัญและย่อยที่มีความสำคัญ ที่ระดับความสำคัญที่กำหนดสองแหล่งที่มาขัดจังหวะมีบริการในการสั่งซื้อของ subpriority พวกเขา (ตัวเลขที่ต่ำกว่าจะมีความสำคัญ) หากดำเนินการขัดจังหวะการใช้งานและขัดจังหวะอีกถึงกับจำนวนลำดับความสำคัญต่ำกว่าการจัดการที่ใช้งานอยู่จะได้รับการจอง Cortex-M3 กำหนดถึง 8 บิตระดับความสำคัญที่อาจจะแยกระหว่างความสำคัญและย่อยที่มีความสำคัญด้าน หน่วยประมวลผล STM32 ดำเนินการเพียง 4 ของบิตเหล่านี้ ตลอดหนังสือเล่มนี้เราใช้การตั้งค่าที่ 0 บิตจะถูกจัดสรรให้กับความสำคัญและ 4 บิตจะถูกจัดสรรให้กับย่อยที่มีความสำคัญ ในคำอื่น ๆ ที่เราเลือกที่จะไม่ช่วยให้การจองขัดจังหวะ

ผลลัพธ์ (ไทย) 3:

การ cortex-m3 หลักกำหนดกลไกสำคัญที่ซับซ้อนที่ช่วยให้ยุติแหล่งได้รับมอบหมายทั้งความสำคัญและซับมาก่อน ที่ให้ระดับความสําคัญ , สองรบกวนแหล่งบริการเพื่อของ subpriority ( เลขล่างจะเหนือ ) หากมีรบกวนผู้ดูแลอยู่ และอีกรบกวนมาถึงกับหมายเลขลำดับความสำคัญต่ำที่ใช้งานตัวจัดการจะซึ่งยึดเอาไปก่อน . การกำหนดระดับความ cortex-m3 ถึง 8 บิต ที่อาจจะถูกแบ่งให้ความสำคัญและย่อยระดับเขต stm32 โปรเซสเซอร์ที่ใช้เพียง 4 บิตเหล่านี้ ตลอดหนังสือเล่มนี้เราใช้องค์ประกอบที่ 0 บิตจะถูกจัดสรรให้ความสำคัญและ 4 บิตจะถูกจัดสรรเพื่อซับความสําคัญ ในคำอื่น ๆที่เราเลือกที่จะไม่เปิดใบจองรบกวน